UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32987

11.1 MAP、Virtex-6/ Virtex-5/ Spartan-6 - 2 つの SRL16 を組み合わせて 1 つの LUT Complex にするオプション

説明

MAP で 2 つの SRL16 を組み合わせて 1 つの LUT Complex にしようと思います。この方法を教えてください。

ソリューション


SRL16 LUT の共有を手動で制御するには、次のように 2 つの SRL16 それぞれに同じ LUTNM プロパティを割り当てることで、同じ LUT Complex に制約できます。



INST ''SRL16E_0'' lutnm = group_1;

INST ''SRL16E_1'' lutnm = group_1;



SRL16 での LUT 自動共有機能は 11.2 の ISE で導入されました。次に、この影響を受ける 3 つのデバイスでの動作を説明します。



Virtex-6

デフォルトは AUTO で、ほかには AREA と OFF という値があります。

この値は、次の変数を使用して変更できます。

setenv XIL_MAP_SRL_COMPRESSION AREA (Linux)

SET XIL_MAP_SRL_COMPRESSION=AREA (Windows)



Spartan-6

デフォルトは AREA で、ほかには AUTO と OFF という値があります。

この値は、次の変数を使用して変更できます。

setenv XIL_MAP_SRL_COMPRESSION AUTO (Linux)

SET XIL_MAP_SRL_COMPRESSION=AUTO (Windows)



Virtex-5

デフォルトでオフです。オンにすると、 AREA モードと同等になります。

この機能は、次の変数を使用するとオンにできます。

setenv XIL_MAP_SRL_COMPRESSION 1 (Linux)

SET XIL_MAP_SRL_COMPRESSION AUTO=1 (Windows)

メモ : Virtex-5 ではこの機能をオフにするよう変数の設定を解除してください。0 を値に使用するとオンと見なされるので、使用しないでください。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
37213 Virtex-6 FPGA デザイン アシスタント - 一般的なデバイスの問題のトラブルシュート N/A N/A
AR# 32987
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-5 FXT
  • Virtex-5 LX
  • Virtex-5 LXT
  • More
  • Virtex-5 SXT
  • Virtex-5 TXT
  • Virtex-5Q
  • Virtex-5QV
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Spartan-6 LX
  • Spartan-6 LXT
  • Less
ツール
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • ISE Design Suite - 11.3
  • More
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • Less
このページをブックマークに追加