AR# 33439

MIG v3.2、Virtex-6 FPGA DDR2/DDR3 - データ幅が 120 ビットの ECC はサポートされない

説明

MIG v3.2 Virtex-6 FPGA DDR2/DDR3 デザインには、データ幅が 120 ビットの ECC コードで生成された H-Matrix に問題があります。

このため、MIG v3.2 リリースではこのコンフィギュレーションで ECC をサポートできません。

ソリューション

この問題は、ISE Design Suite 11.4 でリリースされた MIG v3.3 で修正されています。
AR# 33439
日付 08/14/2014
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP