UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 33849

Virtex-6 FPGA MMCM - MMCM の新しい要件、VCO 最小周波数、CLKFBOUT_MULT_F 値

説明

Virtex-6 FPGA MMCM には、次の新しい要件があります。
  1. すべての MMCM デザインにキャリブレーション回路を挿入する必要があります。
  2. MMCM の最小 VCO 周波数は 600MHz です。
  3. CLKFBOUT_MULT_F 属性 (MMCM の逓倍) は、小数値、1、2、3、または 4 には設定できません。

これらの要件は ISE Design Suite 11.5 アップデートからチェックされるようになります。

各要件の詳細な説明は次のとおりです。

ソリューション


1. キャリブレーション回路の要件MMCM を使用するデザインでは、デザインおよびシミュレーション モデルにキャリブレーション回路を挿入する必要があります。

キャリブレーション回路を追加すると、MMCM の STARTUP_WAIT 属性がサポートされなくなります。

11.5 ISE 以降のソフトウェア ツールでは、MMCM を使用するデザインに対して、ソフトウェア インプリメンテーションの MAP 段階で自動的に回路が挿入されます。

11.4 ISE 以前のソフトウェア ツールでは、MMCM を使用するデザインに手動で回路を追加する必要があります。必要なファイルを入手するには、ザイリンクス テクニカル サポートまでご連絡ください。

11.5 ISE にアップグレードする際、回路を手動で挿入したデザインは、回路を削除するか、MMCM に INSERT_MMCM_PHASE_CALIBRATION=FALSE 属性を設定して回路の挿入をディスエーブルにします。UCF でこの属性を設定するには、次の構文を使用します。

INST your_mmcm_adv_inst INSERT_MMCM_PHASE_CALIBRATION="FALSE";

2. 最小 VCO 周波数 = 600MHz

最小 VCO 周波数の新しい要件は、MMCM VCO 周波数を 600MHz 未満に設定している場合に影響します。次に示す IP、Clocking Wizard を使用している場合、および MMCM をデザインに直接インスタンシエートしている場合に影響します。次に、デザインがこの要件の変更の影響を受けるかどうかを判断する方法と、回避策を示します。

IP :

次のリストを確認し、リンク先のアンサーを参照して回避策をインプリメントします。ここにリストされていない IP は、新しい最小 VCO 周波数の影響を受けません。


Clocking Wizard :
コアで使用されている VCO 周波数をチェックし、VCO が有効な範囲内になるよう DIVCLK_DIVIDE および CLKFBOUT_MULT_F 属性を調整します。コアの 4 ページ目にある override セクションを使用して値を調整します。これらの属性の詳細は、『Virtex-6 FPGA クロッキング リソース ユーザー ガイド』 (UG362) を参照してください。 (UG362): http://japan.xilinx.com/support/documentation/user_guides/ug362.pdf


3. CLKFBOUT_MULT_F は、1 ~ 4、または小数値に設定不可


CLKFBOUT_MULT_F 属性のこの新しい要件は、MMCM の逓倍値 (CLKFBOUT_MULT_F) を 2、3、4、または小数値に設定している場合に影響します。次に示す IP、Clocking Wizard を使用している場合、および MMCM をデザインに直接インスタンシエートしている場合に影響します。次に、デザインがこの要件の変更の影響を受けるかどうかを判断する方法と、回避策を示します。Fpfdmax および Fvcomin の制限のため、CLKFBOUT_MULT_F=1 を設定できません。これは、新しい要件ではありません。

IP :

次のリストを確認し、リンク先のアンサーを参照して回避策をインプリメントします。ここにリストされていない IP は、CLKFBOUT_MULT_F の新しい要件の影響を受けません。このリストは、この制限の影響を受ける IP をすべてリストするよう継続してアップデートされます。


Clocking Wizard :

CLKFBOUT_MULT_F の値をチェックし、DIVCLK_DIVIDE および CLKFBOUT_MULT_F 属性を調整します。コアの 4 ページ目にある override セクションを使用して値を調整します。これらの属性の詳細は、『Virtex-6 FPGA クロッキング リソース ユーザー ガイド』 (UG362) を参照してください。 :http://japan.xilinx.com/support/documentation/user_guides/ug362.pdf

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34565 Virtex-6 FPGA デザイン アドバイザリのマスター アンサー N/A N/A
32929 Virtex-6 - 11.x ソフトウェアでの Virtex-6 FPGA に関する既知の問題 N/A N/A

サブアンサー レコード

関連アンサー レコード

AR# 33849
日付 06/20/2012
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Virtex-6 SXT
  • Virtex-6 LX
  • Virtex-6 LXT
  • Virtex-6 CXT
ツール
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
このページをブックマークに追加