AR# 34009

Virtex-6 Integrated Block Wrapper for PCI Express - ES シリコンを使用した ML605 ボードで PCI Express のリンクが確立されない

説明

問題のあったバージョン : v2.1、v1.4
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー 45723) を参照してください。

Integrated Block Wrapper for PCI Express の v1.4 またはそれ以降のバージョンを使用すると、ES (エンジニアリング サンプル) シリコンを含む ML605 ボードでリンクが確立されず、システムでそのカードが認識されません。

ソリューション


Virtex-6 FPGA CES (エンジニアリング サンプル) シリコンを搭載する ML605 ボードでは、12.1 以降の ISE に含まれる v1.3 rev 2 Integrated Block Wrapper for PCI Express を使用してください。rev 2 パッチは、(ザイリンクス アンサー 36552) から入手できます。このパッチは、リンク アップおよびインプリメンテーションの問題を修正します。

v1.4 以降の Integrated Block Wrapper for PCI Express は、Virtex-6 FPGA 製品シリコンのみで機能し、製品シリコンを搭載した ML605 ボードでのみ使用可能です。Integrated Block Wrapper for PCI Express リリースの詳細は、『IP Release Notes Guide』 (XTP025 : http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf) を参照してください。

ご使用の ML605 ボードに CES または製品シリコンのどちらが搭載されているかを確認するには、iMPACT を使用してシリコンの IDCODE を読み出します。次のいずれかが表示されます。

CES シリコンの場合の iMPACT の出力

'2': IDCODE is '24250093' (in hex).
'2': : Manufacturer's ID = Xilinx xc6vlx240t, Version : 2

製品シリコンの場合の iMPACT の出力

'2': IDCODE is '44250093' (in hex).
'2': : Manufacturer's ID = Xilinx xc6vlx240t, Version : 4

詳細は、(Xilinx Answer 34033) および Virtex-6 ドキュメント センタの Virtex-6 FPGA エラッタ (http://japan.xilinx.com/support/documentation/virtex-6_errata.htm) を参照してください。


改訂履歴
2012/01/18 - アンサー 45723 に修正バージョン情報を追加
2011/02/04 - タイトルと内容をアップデート
2010/06/08 - アンサー 36008 の情報を追加
2009/12/21 - 初版



注記 : 「問題のあったバージョン」は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45723 Virtex-6 FPGA Integrated Block for PCI Express - AXI インターフェイスの全バージョンのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

AR# 34009
日付 09/20/2012
ステータス アクティブ
種類 既知の問題
デバイス
IP