"> AR# 34556: MIG Virtex-6 DDR2/DDR3 - 終端および I/O 規格のガイドライン "/>

UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34556

MIG Virtex-6 DDR2/DDR3 - 終端および I/O 規格のガイドライン

説明


MIG Virtex-6 DDR2/DDR3 デザインは具体的な終端と I/O 規格で特性評価されています。終端および MIG デザインでの I/O の使用については 『Virtex-6 FPGA メモリ インターフェイス ユーザー ガイド』 (UG406) の「DDR2 and DDR3 SDRAM Memory Interface Solution」→ 「Core Architecture」→「Design Guidelines」セクションを参照してください。

メモ : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


終端

すべてのメモリ デザインで IBIS モデルを使用してシグナル インテグリティのシミュレーションを実行することを推奨します。上述のユーザー ガイドには次の情報が含まれています。
  • 単一方向および双方向信号の終端ガイドライン
  • 終端抵抗の配置位置
  • DDR2 および DDR3 メモリ スタンダードの初期化プロセスに準拠した ODT、CKE、RESET の正しい終端方法
  • ODT (メモリ側) および DCI (メモリ側) の使用方法
    • ODT には、低電力で読み出し信号が良いというほか、ボードのコンポーネント数が少なく、製造上の問題も少ないという利点があります。
  • (ザイリンクス アンサー 42783)MIG Virtex-6 DDR2/DDR3 - オンチップ終端 (ODT) を使用するときのデータ マスク (DM) 信号の終端

詳細は上記の資料のセクションをよく読んでください。

I/O 規格

MIG ツールでは、GUI の入力内容に基づき該当する規格を使用して UCF が生成されます。MIG の UCF は、example_design/par または user_design/par ディレクトリのいずれかにあります。MIG の UCF で提供されている I/O 規格のみが MIG 特性評価中にハードウェアで検証されています。

改訂履歴

2011 年 6 月 22 日 - アンサー 42783 を追加
2011 年 2 月 17 日 - アンサー 36104 を追加

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42783 MIG DDR2/DDR3 - データ マスク (DM) 信号がディスエーブルの場合の DM 信号の終端 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34544 MIG Virtex-6 DDR2/DDR3 - ボード レイアウト N/A N/A
36104 MIG Virtex-6 DDR2/DDR3 - ODT、CKE、RESET の正しい終端方法 N/A N/A
AR# 34556
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP
このページをブックマークに追加