UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34570

MIG Virtex-6 DDR2/DDR3 - バンクでのピン割り当てを最大限に利用

説明


DDR3/DDR2 デザインのピン配置を生成するには MIG ツールを使用してください。MIG ツールを使用すると、すべてのデザイン ルールに従い、出力ピン配置がインプリメンテーションとハードウェアで機能することを確実にできます。このアンサーには、バンク パッキングを向上させるための項目が含まれています。これらの項目の中には現在 MIG ツールでサポートされているものもありますが、ユーザーの判断で修正する必要のあるものもあります。

メモ : このアンサーは、ザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターでは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG でデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション

アドレス/制御を複数のバンクに分割
アドレスおよび制御信号を、複数のバンクに分割できます。次の手順に従ってください。
  • CK/CK# 信号は隣接するバンクに移動しないでください。
  • バンク間のスキューを最小限に抑えるため、アドレスおよび制御は隣接する 2 つのバンクに制限してください。アドレス/制御は CK/CK# タイミングには調整されません。
  • 基本的にスタティックな信号を隣接するバンクに移動するのが最適です。具体的には RESET_N および CKE で、これらはパフォーマンスに影響しません。
  • 2T タイミング信号も隣接するバンクに移動するのに適しています。これらの信号は、2 クロック サイクルごとに 1 度変化し、必要になる前に 1 サイクル間アサートします。2T タイミング信号には、アドレス、バンク アドレス、RAS_N、CAS_N、および WE_N が含まれます。
  • CS_N および ODT は 1T 信号であり、異なるバンクには移動しないでください。
1T および 2T クロッキングの説明は、Micron 社の資料 TN-47-01 を参照してください。
信号の削除

信号によっては、インターフェイスでは不要で、削除可能なものがあります。
  • デザインにデータ マスクが必要ない場合、DM を削除することが可能です。MIG ツールには DM を無効にするオプションがあります。出力の MIG RTL および UCF を手動で変更するのではなく、このオプションをオフにしてください。
  • RESET_N (DDR3 のみ) および CKE は削除できません。これらの信号はメモリの標準初期化シーケンスで必要なため、接続しておく必要があります。
内部 VREF
内部 VREF は Virtex-6 FPGA の機能で、ソースを外部から供給せず内部 VREF を使用できます。DDR3/DDR2 デザインでは通常、入力を含むすべてのバンクに 2 つの VREF ピンが必要です。内部 VREF を使用すると、これらの 2 本のピンが不要になり、バンク内の VREF ピンを GPIO として使用できます。内部 VREF は MIG v3.4 より MIG ツールでサポートされています。

DCI カスケード

DCI カスケードは、1 つのバンク (マスター バンク) の VRN/VRP ピンを外部基準抵抗に接続できるようにする Virtex-6 FPGA の機能です。同じ列のほかのバンク (スレーブ バンク) は、これらのバンクの VRN/VRP ピンを外部抵抗に接続せずに、マスター バンクと同じインピーダンスの DCI 規格を使用できます。この機能の詳細は、『Virtex-6 FPGA SelectIO リソース ユーザー ガイド』の「DCI Cascading」 (DCI カスケード接続) のセクションを参照してください。

MIG では DCI カスケードの使用をサポートしています。DCI カスケードを使用する場合、マスター バンクを選択するオプションがデフォルトでオンになっています。これにより、どのバンクの専用 VRN/VRP ピンを外部抵抗に接続するかを選択できます。MIG のマスター バンクのドロップダウン メニューには、選択されているメモリ インターフェイス バンクに基づくマスター バンク ルールを満たすバンクがすべて表示されます。DCI カスケードを使用すると、各スレーブ バンクでピンを 2 本節約できます。

DCI カスケードの使用および MIG でのマスター バンクの使用の詳細は、『Virtex-6 メモリ インターフェイス ソリューション ユーザー ガイド』 (UG406)の「DDR2 and DDR3 SDRAM Memory Interface Solution」の章を参照してください。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34308 MIG Virtex-6 DDR3/DDR2 - ピン配置およびバンク要件が満たされているかどうかの確認 N/A N/A
AR# 34570
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP
このページをブックマークに追加