AR# 34612

Virtex-6 FPGA Integrated Endpoint Block v1.4 for PCI Express :ISED esign Suite 11.4 で生成した v1.4 コアを 11.5 でシミュレーションするとエラーが発生する

説明

ISE 11.5 を使用して ISE 11.4 で生成した v1.4 のラッパをシミュレーションすると、シミュレーションでエラーが発生し、次のメッセージが表示されます。

Attribute Syntax Error : The calculation of VCO frequency=500.000000 Mhz. This exceeds the permitted VCO frequency range of 600.000000 Mhz to 1600.000000 Mhz. The VCO frequency is calculated with formula: VCO frequency = CLKFBOUT_MULT_F / (DIVCLK_DIVIDE * CLKIN1_PERIOD). Please adjust the attributes to the permitted VCO frequency range.

ソリューション

ISE 11.5 を使用してコアを生成し直して下さい。これにより、この問題が修正された v1.4 rev 2 コアが生成されます。

改訂履歴

2010 年 03 月 08 日 - 初期リリース

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33763 Virtex-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - ISE Design Suite 11.4 および 11.5 のリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33763 Virtex-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - ISE Design Suite 11.4 および 11.5 のリリース ノートおよび既知の問題 N/A N/A
AR# 34612
日付 05/22/2012
ステータス アクティブ
種類 既知の問題
デバイス
IP