UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34652

Virtex-6 FPGA コネクティビティ キット TRD - TRD はカスタム MIG ファイルを使用

説明

TRD が CORE Generator インターフェイスからそのまま MIG を使用しない理由を教えてください。

また、修正したファイルが必要な理由と、MIG のバージョンが変更し、アップデートが必要になった場合はどうなるのか教えてください。


ソリューション

TRD ではユーザー インターフェイス レイヤではなくネイティブ インターフェイス レイヤが使用されています。これはデータがどのポートのものかを判別するのに便利なリクエスト機能をサポートするためで、マルチポート機能には必須のものです。このリクエスト機能はユーザー インターフェイス レイヤの周辺にもインプリメントすることができますが、デザイン サイズとレイテンシが増加してしまうだけです。

クリティカル パスのタイミングを満たすために、修正した mc.v ファイルが必要でした。この修正は MIG v3.4 以降で利用可能になります。

infrastructure.v は pll_lock 信号を出力として使用するために修正されています。この信号は TRD でリセットとして使用されています。

CORE Generator ソフトウェアで MIG がアップデートされる場合、ネイティブ インターフェイス レベルで一部のポートに変更が生じる可能性があります。12.1 およびそれ以降のすべてのメジャー リリース向けに TRD が更新される予定です。次のリリースをお待ちいただくと、TRD に統合された新しい MIG バージョンが使用できます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34432 Virtex-6 FPGA コネクティビティ キットおよび TRD (ターゲット リファレンス デザイン) – リリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34432 Virtex-6 FPGA コネクティビティ キットおよび TRD (ターゲット リファレンス デザイン) – リリース ノートおよび既知の問題 N/A N/A
AR# 34652
日付 12/15/2012
ステータス アクティブ
種類 一般
IP
Boards & Kits
このページをブックマークに追加