UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34655

Virtex-6 FPGA Connectivity Kit TRD - DDR3 の初期化エラー

説明

DDR3 が TRD で初期化されなかったことはどうすればわかりますか。また、これはどうすれば修正できますか。

ソリューション

FPGA にビット ファイルを直接ダウンロードした場合 (フラッシュ PROM を使用してボードをコンフィギュレーションしなかった場合)、LED 7 が点灯されないことがあります。これは DDR3 が初期化されず、TRD が動作しないことを示します。

LED が点灯するまでビット ファイルをダウンロードし直してください。この問題は、フラッシュ PROM を使用して FPGA をロードした場合には発生しません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34432 Virtex-6 FPGA コネクティビティ キットおよび TRD (ターゲット リファレンス デザイン) – リリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34432 Virtex-6 FPGA コネクティビティ キットおよび TRD (ターゲット リファレンス デザイン) – リリース ノートおよび既知の問題 N/A N/A
AR# 34655
日付 12/15/2012
ステータス アクティブ
種類 一般
Boards & Kits
このページをブックマークに追加