AR# 34712

Spartan-6 FPGA ブロック RAM のデザイン アドバイザリ - 9K Simple Dual Port (SDP) ブロック RAM の初期化が不正になる

説明

ISE Design Suite 11.5 では、SDP モードの 9kb ブロック RAM の初期化が正しく実行されません。この問題は、ISE ソフトウェア12.1 以降で修正されています。

ソリューション


問題の概要

SDP モードの 9Kb のブロック RAM を ISE 11.5 およびそれ以前のソフトウェアで使用すると、ブロック RAM のメモリ アレイ初期値が適切でないことがあります。デフォルトの全部 0 以外の値に初期化しようとすると、ブロック RAM の実際の初期値が予測通りにならない可能性があります。

影響を受けるコンポーネント

SDP モードで INIT または INIT_FILE がデフォルトのすべて 0 以外の値で設定されている RAMB8BWER でこの問題が発生します。また、この問題は、合成推論を実行するときや、ブロック RAM コンポーネント (UNIMacro)、COE ファイルを使用したメモリ ジェネレーター、問題が発生するブロック RAM を含むコアなどを使用すると発生します。

問題が発生するソフトウェア
  • ISE Design Suite 11.5 およびそれ以前のバージョンの場合、シミュレーションおよび FPGA Editor には正しい INIT 文字列が表示されますが、ブロック RAM に配置されたデータが破損しているように見えます。ハードウェア テストでのみ初期化が正しく実行されたかどうかを確認できます。
  • ISE Design Suite 12.1 およびそれ以降のバージョンでは、この問題は修正されています。9Kb のブロック RAM は正しく初期化され、シミュレーションでも FPGA Editor でも正しく表示されます。

回避策

ISE 11.5 およびそれ以前のバージョンの場合、この問題に対する回避策はありません。ISE 12.1 を入手するまでは、RAMB8BWER をすべて 0 以外の値には初期化しないようにしてください。

メモ : このコンフィギュレーションで Spartan-6 ブロック RAM を使用する場合は、ほかの理由でデザインが影響を受けている可能性もあります。(ザイリンクス アンサー 32651) の既知の問題リストのブロック RAM セクションで、その他の初期化の問題および SDP モードの 9k ブロック RAM でのポート幅再現など、すべての既知の問題を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34856 Spartan-6 FPGA のデザイン アドバイザリのマスター アンサー N/A N/A

関連アンサー レコード

AR# 34712
日付 11/15/2012
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
ツール 詳細 概略