AR# 34779

MIG 7 Series および Virtex-6 DDR2/DDR3 ユーザー インターフェイス - アドレス指定

説明

このアンサーは、MIG でのユーザー インターフェイスでのアドレス指定に関する情報を提供します。

注記 : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


一般的なアドレス指定ガイドライン
  • MIG コントローラーではユーザー インターフェイスにフラット アドレス空間が使用され、SDRAM に必要なアドレス指定に変換されます。
  • MIG コントローラーでは、シーケンシャルおよびインターリーブの読み出しがサポートされていて、このオプションは生成時に GUI で設定できます。

UG406 および UG586 にあるユーザー インターフェイス モードのメモリ アドレス マッピングの図を参照してください。

バースト ラッピング

読み出し
  • BL=8 のシーケンシャル読み出しのバースト順序は、指定されているアドレスで開始し、順次インクリメントしますが、アドレス 3 および 7 の後に折り返します。バーストは上位 4 つと下位 4 つのアドレス ロケーションに分割されます。 たとえば、列アドレスが 011 の場合、返されるデータのシーケンスは、3、0、1、2、7、4、5、6 となります。列アドレスが 101 の場合、返されるデータのシーケンスは、5、6、7、4、1、2、3、0 となります。これは JEDEC 規格に準拠しています。
  • インターリーブ読み出しの場合、戻ってくるデータ順序は同じようなパターンになりますが、インターリーブされています。たとえば、列アドレスが 011 の場合、返されるデータのシーケンスは、3、2、1、0、7、6、5、4 となります。詳細は DDR2/DDR3 JEDEC 仕様を参照してください。
  • シーケンシャルおよびインターリーブのバースト順序の詳細は、DDR2 SDRAM 規格 JESD79-2C (表 9) またはDDR3 SDRAM 規格 JESD79-3 (表 3) を参照してください。
  • バースト チョップが 4 の場合 (DDR3 のみ)、有効なデータが 4 サイクル出力された後、無効なデータが 4 サイクル続きます。バースト アドレス指定の詳細は DDR3 JEDEC 仕様を参照してください。

書き込み
  • BL=8 の書き込みのバースト順序は常に列アドレス 0 で始まり、7 まで順にカウントされます。BL=4 (または 4 のバースト チョップ) の場合、開始列アドレスは 0 (A3 = 0) または 4 (A3 = 1) になります。バースト アドレス指定の詳細は該当する JEDEC 仕様を参照してください。
  • メモリ バースト タイプを BC4 に設定すると、バーストの最後の 4 ビットは SDRAM により自動的に無視されます。

タイミング図および詳細は、UG586 およびUG406 の「DDR2 and DDR3 Interface Solution」→「Interfacing to the Core」を参照してください。


読み出しおよび書き込みの送信については、(ザイリンクス アンサー 33698) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33698 MIG 7 Series および Virtex-6 FPGA DDR2/DDR3 - ユーザー インターフェイスの駆動方法 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33698 MIG 7 Series および Virtex-6 FPGA DDR2/DDR3 - ユーザー インターフェイスの駆動方法 N/A N/A
AR# 34779
日付 10/04/2012
ステータス アクティブ
種類 ソリューション センター
デバイス 詳細 概略
IP