UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 35163

MIG 7 Series および Virtex-6 DDR2/DDR3 - ビット単位のスキュー調整

説明

MIG 7 Series および Virtex-6 DDR2/DDR3 デザインにはビット単位のスキュー調整は含まれていません。このビット単位のスキュー調整が含まれていないため、従う必要のある事項を教えてください。

メモ : このアンサーは、ザイリンクス MIG ソリューション センタ (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターには、MIG に関するすべての質問についての回答が含まれます。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション

ビットごとのスキュー調整アルゴリズムは、DQS グループ内で各ビットを揃えるために使用されます。これが含まれていないため、DQS グループのトレース一致要件に従うことが非常に重要です。
  • DQ と対応する DQS/DQS# の間の最大電気的遅延は、5ps である必要があります。
PCB レイアウトのガイドラインは、Virtex-6 の場合は (UG406)、7 シリーズ デバイスの場合は(UG586) で、「DDR2 and DDR3 SDRAM Memory Solution」 → 「Design Guidelines」セクションを参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51954 MIG 7 Series DDR2/DDR3 - PHY の初期化およびキャリブレーション N/A N/A
34740 MIG Virtex-6 DDR2/DDR3 - PHY の初期化およびキャリブレーション N/A N/A
AR# 35163
日付 09/26/2012
ステータス アクティブ
種類 ソリューション センター
デバイス 詳細 概略
IP
このページをブックマークに追加