UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 35412

PCI Express のデザイン アシスタント - ピン配置の変更

説明

ピン配置を変更できますか。そして生成された UCF ファイルで提供されているピン配置を使用しなくても問題ありませんか。

ソリューション


ザイリンクスは MGT ロケーションのピン配置を変更することは推奨していません。CORE Generator で生成され、ユーザー ガイドに記載されているピン配置は、テスト済みでタイミングを満たすことが確認されています。変更したピン配置でタイミングが満たされるかは不明です。

改訂履歴
2011 年 7 月 30 日 - 初期リリース
AR# 35412
日付 12/15/2012
ステータス アクティブ
種類 一般
IP
  • Endpoint Block Plus Wrapper for PCI Express
  • Endpoint Block Wrapper for PCI Express
  • Endpoint for PCI Express (Soft-IP)
  • More
  • Endpoint PIPE for PCI Express
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
  • Less
このページをブックマークに追加