AR# 35420

12.x/11.x ChipScope IBERT - Using LVDS_25 clock for system clock does not enable DIFF_TERM on input

説明

システム クロックの入力規格に LVDS_25 を使用した IBERT コアに接続しようとすると、ChipScope Pro Analyzer で、次のようなエラー メッセージが表示されます。

''ERROR:XSDB Master could not reset the System Clock. The System Clock is not locked. The System Clock is not running."

この問題の回避策を教えてください。

ソリューション

メモ : このエラーの原因は (ザイリンクス アンサー 34669) に関連している可能性があります。次の回避策を実行する前に、このアンサー レコードを確認してください。

ボード上に終端がなくクロックに DIFF_TERM 属性が必要な場合、この問題が発生します。DIFF_TERM を設定しないとクロックが誤って終端され、正しくデバイスに入力されないため、コアの動作に影響して上記のエラーメッセージが表示されます。

この問題の回避策

CORE Generator

CORE Generator の IBERT コア生成の最後のスクリーンで [Implement Design] をオフにします。生成された UCF ファイルを変更し、システム クロックに DIFF_TERM を追加します。

例 :
#-------------------------------------------------------------------------------------
# System Clock Timing Constraints and PIN LOCs (if applicable)
#-------------------------------------------------------------------------------------
NET "IBERT_SYSCLOCK_P_IPAD" LOC = AE30;
INST "U0/I_USE_SYSCLOCK.I_USE_SYSCLOCK_DIF_INPUT.U_SYSCLOCK_IBUFDS" IOSTANDARD = LVDS_25 | DIFF_TERM="TRUE";;
NET "IBERT_SYSCLOCK_P_IPAD" CLOCK_DEDICATED_ROUTE = FALSE;
NET "U0/ibert_sysclock" PERIOD = 312.5 MHz;
PIN "U0/U_IBERT_CORE/U_MA_DCLK_DIVIDER/mmcm_adv_inst.CLKIN1" CLOCK_DEDICATED_ROUTE = FALSE;

IBERT CORE Generator

コアを生成した後、FPGA Editor で NCD ファイルを開いて [editblock] をクリックし、Block ウィンドウで DIFF_TERM をイネーブルにします。BitGen を実行して BIT ファイルを再生成すると、正常に機能するコアが生成されます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35269 12.x ChipScope Pro - 既知の問題 N/A N/A

関連アンサー レコード

AR# 35420
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール 詳細 概略