UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 35766

LogiCORE IP LTE DL Channel Encoder v2.1 - LTE 規格 36.212 v 9.0 にある 17 ビット未満を必要とする DCI フォーマットへの準拠

説明

LogiCORE IP LTE DL Channel Encoder v2.1 は、LTE 規格 36.212 v 9.0 にある 17 ビット未満を必要とする DCI フォーマットに準拠していますか。

ソリューション


LTE Channel Encoder のデータシート (表 4) によると、次のようになっています。

CCH レジスタ : DCI および BCH チャネルのプロセスには 2 つのレジスタが必要です。レジスタ 0x20 にある CCH_SIZE により、入力伝送ブロックの長さが決まります。この長さの下限は 17 ビットです。

シミュレーションが 17 ビットで行われる場合、テストは問題ありません。しかし、たとえば 13 ビットの DCI フォーマット IC が使用されると IP でエラーが発生します。LTE 規格にあるすべての DCI フォーマットを使用するためには、(ザイリンクス アンサー 35862) にあるパッチを使用します。

LogiCORE LTE DL Channel Encoder のリリース ノートおよび既知の問題は、 (ザイリンクス アンサー 31421) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
31421 LogiCORE IP LTE DL Channel Encoder - リリース ノートおよび既知の問題 N/A N/A
AR# 35766
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
IP
  • 3GPP LTE DL Channel Encoder
このページをブックマークに追加