UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - Adaptable. Intelligent.
  2. サポート
  3. AR# 35881: 12.2 タイミング/Spartan6 のデザイン アドバイザリ - DRAM/RAMB インスタンスが PERIOD/FROM:TO 制約で解析されていない (TNM を使用したタイムグループに追加されない)

AR# 35881

12.2 タイミング/Spartan6 のデザイン アドバイザリ - DRAM/RAMB インスタンスが PERIOD/FROM:TO 制約で解析されていない (TNM を使用したタイムグループに追加されない)

説明


Spartan-6 FPGA デザインでタイミング解析を実行すると、分散 LUT RAM (DRAM) エレメントおよびブロック RAM (RAMB) が PERIOD/FROM:TO 制約では制約されておらず、タイミング レポートの未制約パスのセクションに表示されています。

この問題は、ISE Design Suite12.3 以降で修正されています。

ソリューション


これは ISE 12.1 での既知の問題です。DRAM/RAMB が正しいタイム グループ (TNM/TNM_NET) に含まれていないためタイミング制約 (PERIOD/FROM:TO) が正しく解析されていません。プリミティブによっては、ISE 12.2 で修正されているものもあります。

次の 2 つの回避策があります。
  • FROM-TO または MAXDELAY 制約を使用して DRAM へのパスに手動で制約を設定します。
  • DRAM をグループ化するのに TNM 制約ではなく TPSYNC 制約を使用します。

例 :
INST "instance_name" TPSYNC = "Group";

これは FROM_TO 制約内で使用することができます。

この問題は、ISE Design Suite12.3 で修正されています。

デザインがこの問題の影響を受けるかどうかを確認するには、MAP レポートおよびタイミング レポートを確認してください。

12.2 で次のプリミティブが抜けていましたが、12.3 で修正されています。

+RAM16X1D
+RAM16X1D_1
+RAM32X1D
+RAM32X1D_1
+RAM64X1D
+RAM64X1D_1
+RAM128X1D
+RAM64X1Q

12.1 で次のプリミティブが抜けていましたが、12.2 で修正されています。

+RAM16X1S
+ RAM32X1S
+ RAM32M
+ RAM64M
+ RAMB16_S1_S1
+ RAMB16_S4_S4
+ RAMB16_S9_S9
+ RAMB16_S18
+ RAMB16_S18_S18

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34856 Spartan-6 FPGA のデザイン アドバイザリのマスター アンサー N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34856 Spartan-6 FPGA のデザイン アドバイザリのマスター アンサー N/A N/A
AR# 35881
日付 05/20/2012
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
ツール
このページをブックマークに追加