UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 36325

PCI Express のデザイン アシスタント - ASPM をオフにする方法

説明

ASPM (Active State Power Management) とはハードウェアの自主的電力管理のことです。どちらのリンク サイド (受信側と送信側) にも、L0s 節電モードをそれぞれ入力できます。L0s が入力されると、トランスミッターアイドリングの順序セットが送信されて、電気アイドリングが駆動されます。L0s から L0 に戻ると、トランスミッターは決まった FTS 順序セット数を送信します。 これにより、通常のリンク トラフィックに戻すために L0 に戻される前に、レシーバーがビット ロックを取得できるようになります。ビット ロックを取得するために必要な FTS 順序セット数は、リンク トレーニング中にデバイスにより通知されます。

仕様バージョン 2.1 またそれ以降に準拠するデバイスおよびシステムでは、リンク制御レジスターの ASPM でビットまたはビット 1 および 0 ~ 00b がサポートされるように設定して ASPM オプショナリティ機能を使用すると、ASPM をオフにできます。

バージョン 2.1 よりも前の PCI Express システムには、ASPM のサポートを無効にするオプションが含まれません。 こういったマシンの場合、ダウンストリーム ポートのオプションをオフにして BIOS で ASPM を入力が可能な場合があります。

BIOS でその設定ができない場合、ASPM (Active State Power Management) がホスト マシンでイネーブルにならないようにするにはどうすればいいですか。

メモ : このアンサー レコードは、PCI Express のザイリンクス ソリューション センター (ザイリンクス アンサー 34536) から抜粋したものです。PCI Express のザイリンクス ソリューション センターでは PCI Express に関する質問に対する回答を一覧できます。PCI Express を使用して新規デザインを開始したり、問題をトラブルシュートする場合には、この PCI Express のソリューション センターから正確な情報を入手してください。

ソリューション

エンドポイント デバイスで ASPM L0 ステートが最低限サポートされていることが必要です。L1 ステートはオプションです。しかし、ダウンストリーム デバイスのエンドポイントで ASPM をオプションでオフにすることができます。システムによっては BIOS でこの設定ができるものがありますが、できないものもあります。

BIOS でこの設定ができない場合、コアを生成する際に、リンク機能レジスターの L0 終了レイテンシが高い値に設定されていて、デバイス機能レジスタの L0 許容レイテンシが低い値に設定されていれば、大抵の場合ダウンストリームのポートで ASPM をオフにすることができます。

デフォルトでは、ザイリンクス コアでは L0 終了レイテンシが最大値に設定されています。L0 許容レイテンシは、CORE Generator のカスタマイズ GUI でユーザーが設定することができます。[Acceptable L0s Latency] というドロップダウン メニューから [Maximum of 64 ns] を選択します。

ASPM がオフになっていることを確認するには、接続されたダウンストリーム ポートのリンク制御レジスタのビットが 1:0 になっているかどうかを確認します。00b になっていれば ASPM はオフになっています。これらのレジスタの詳細は、『PCI Express Base Specification』の第 7 章を参照してください。

改定履歴 :
7/26/2011 - v2.1 の仕様に関する情報を追加
10/07/2010 - 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34538 PCI Express のザイリンクス ソリューション センター - デザイン アシスタント N/A N/A
AR# 36325
日付 02/04/2013
ステータス アクティブ
種類 一般
IP 詳細 概略
このページをブックマークに追加