AR# 37179

|

高速シリアル トランシーバー - 主な問題

説明

このアンサーでは、FPGA ファミリに共通して見られる高速シリアル トランシーバーの重要な問題および既知の問題をリストします。

ソリューション

トランシーバー ファミリ別の既知の問題

(Xilinx Answer 75716)Versal ACAP GTY Transceivers Wizard および IBERT - マスター リリース ノートおよび既知の問題
(Xilinx Answer 72071)UltraScale+ GTM Transceivers Wizard および IBERT - マスター リリース ノートおよび既知の問題
(Xilinx Answer 62670)UltraScale FPGA GTH トランシーバー - 既知の問題およびアンサー レコードのリスト
(Xilinx Answer 64440)UltraScale FPGA GTY トランシーバー - 既知の問題およびアンサー レコードのリスト
(Xilinx Answer 47852)7 シリーズ FPGA GTP トランシーバー - 既知の問題およびアンサー レコードのリスト
(Xilinx Answer 41613)7 シリーズ FPGA GTX/GTH トランシーバー - 既知の問題およびアンサー レコードのリスト
(Xilinx Answer 38596)Virtex-6 FPGA GTH トランシーバー - 既知の問題およびアンサー レコードのリスト
(Xilinx Answer 33475)Virtex-6 FPGA GTX トランシーバー - 既知の問題およびアンサー レコードのリスト
(Xilinx Answer 33487)Spartan-6 FPGA GTP トランシーバー - 既知の問題およびアンサー レコードのリスト
(Xilinx Answer 31458)Virtex-5 FPGA GTX RocketIO トランシーバー - アンサー レコードのリスト
(Xilinx Answer 24367)Virtex-5 FPGA GTP RocketIO トランシーバー - アンサー レコードのリスト
(Xilinx Answer 21004)Virtex-4 FPGA RocketIO トランシーバー - アンサー レコードのリスト
(Xilinx Answer 21006)Virtex-II Pro FPGA RocketIO トランシーバー - アンサー レコードのリスト

主な問題

UltraScale

(Xilinx Answer 63026)UltraScale GTH トランシーバー - 基準クロック位相ノイズのマスク
(Xilinx Answer 65111)UltraScale RX/TXUSRCLK の配線
(Xilinx Answer 64062)近端 PMA ループバック (TX->RX シリアル ループバック) の UltraScale GTY RX リセット
(Xilinx Answer 62527)UltraScale GTY - CDR をローカル基準クロックにロックする方法
(Xilinx Answer 64103)UltraScale GTH/GTY TX/RX PROG DIV ブロックのリセット要件
(Xilinx Answer 61723)UltraScale GTH および GTY トランシーバーの基準クロックの AC カップリング キャパシタ値
(Xilinx Answer 63391)UltraScale GTY のライン レートがデータシートの表 58 の最小値に違反する
(Xilinx Answer 63704)UltraScale GTH/GTY - 非同期ギアボックス モードを使用しているときに内部 PRBS パターン ジェネレーターを使用するよう切り替える方法
(Xilinx Answer 64012)128 ビット ファブリック インターフェイス (64 ビットの内部データ幅) の UltraScale GTY の同期ギアボックス モード (CAUI でない) の使用
(Xilinx Answer 61946)Virtex UltraScale GTY - UG578 v1.0 - ライン レートが 16.375Gbps を超える場合の基準クロック選択の記述が間違っている
(Xilinx Answer 62261)GTY TX 位相インターポレーターの使用におけるデータ レートの制限
(Xilinx Answer 64838)UltraScale FPGA Transceivers Wizard のデザイン アドバイザリ - Vivado 2015.2 での GTH プロダクションのアップデート
(Xilinx Answer 64309)UltraScale GTH トランシーバー : TX および RX レイテンシの値
(Xilinx Answer 59834)UltraScale デバイス パッケージに MGT 電源用に 2 グループあるが GT 列は 1 列しかない
(Xilinx Answer 63622)UltraScale FPGA Transceivers Wizard v1.5 - リリース ノートおよび既知の問題
(Xilinx Answer 62527)UltraScale GTY - CDR をローカル基準クロックにロックする方法
(Xilinx Answer 65528)GTH トランシーバーを使用して COMMON ブロックを共有する方法
(Xilinx Answer 62548)GTY/GTH の refclk 出力がトグルしない
(Xilinx Answer 64351)Vivado 制約 - ギガビット トランシーバー (GT) の出力クロックの制約設定方法

7 シリーズ

(Xilinx Answer 42662)7 Series GTX トランシーバー - TX および RX のレイテンシ値
(Xilinx Answer 46490)7 シリーズ GTH トランシーバー - TX および RX のレイテンシ値
(Xilinx Answer 58981)7 シリーズ GTP トランシーバー - TX および RX のレイテンシ値
(Xilinx Answer 47443)7 シリーズ FPGA GTH トランシーバーのデザイン アドバイザリ - パワーアップ/パワーダウン
(Xilinx Answer 47817)Kintex-7 および Virtex-7 GTX トランシーバーのパワー アップ/パワー ダウンのデザイン アドバイザリ
(Xilinx Answer 51017)7 シリーズ FPGA GTP トランシーバーのパワーアップ/パワーダウン
(Xilinx Answer 47328)7 シリーズ GTX - ループバック モードの制限事項
(Xilinx Answer 43482)7 シリーズ トランシーバー - コンフィギュレーション時のリセット要件
(Xilinx Answer 45598)7 シリーズ FPGA GTX/GTH トランシーバー - クワッドの使用優先度に関する情報
(Xilinx Answer 47331)7 シリーズ FPGA GTX/GTH トランシーバー - MGTAVTT/MGTVCCAUX のパワー シーケンス要件がない
(Xilinx Answer 50299)7 Series FPGAs Transceivers Wizard および Aurora 8B10B/64B66B コア - Zynq デバイスでの GTX トランシーバーのサポート
(Xilinx Answer 50890)Vivado Design Suite 2012.2 での 7 シリーズ FPGA Transceivers Wizard フロー
(Xilinx Answer 46048)7 Series FPGA Transceiver Wizard - ウィザードまたは ISE バージョンでサポートされるシリコン リビジョン
(Xilinx Answer 43244)Kintex-7 FPGA および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - 初期 ES シリコンに関する属性のアップデート、問題、および回避策
(Xilinx Answer 45360)Kintex-7 FPGA および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - 初期 ES シリコンに関する属性のアップデート、問題、および回避策
(Xilinx Answer 45410)7 シリーズ GTX トランシーバー- IES から GES シリコンへの GTX の移行
(Xilinx Answer 47128)Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 初期エンジニアリング サンプル (IES) の属性アップデート、問題、回避策
(Xilinx Answer 50617)Kintex-7 および Virtex-7 FPGA プロダクション GTX トランシーバーのデザイン アドバイザリ
(Xilinx Answer 51369)Artix-7 FPGA GTP トランシーバーのデザイン アドバイザリ - 初期 ES シリコンに関する属性のアップデート、問題、および回避策
(Xilinx Answer 43339)7 シリーズ FPGA GTX トランシーバー - ソフトウェア使用モデルの変更

Virtex-6

(Xilinx Answer 40902)Virtex-6 FPGA GTH トランシーバー - 製品 HXT のアップデート - 属性および初期化シーケンス
(Xilinx Answer 41464)Virtex-6 HXT デバイス - ES シリコンと製品シリコンの識別方法
(Xilinx Answer 42987)Virtex-6 FPGA GTH トランシーバー - 基準クロックの位相のノイズのマスク
(Xilinx Answer 38564)Virtex-6 GTX - トランシーバーのパワーアップまたはダウン中のアナログ電圧供給電圧の変動
(Xilinx Answer 38506)Virtex-6 FPGA GTX トランシーバー - 基準クロック位相ノイズ マスク
(Xilinx Answer 39430)Virtex-6 GTX トランシーバー - Delay Aligner のエラッタおよび回避策
(Xilinx Answer 35055)Virtex-6 FPGA GTX トランシーバー - 未使用の GTX トランシーバーに対する自動マクロ挿入
(Xilinx Answer 34191)Virtex-6 FPGA GTX Transceiver Wizard - 製品デバイス用の属性のアップデート
(Xilinx Answer 35681)Virtex-6 GTX トランシーバー - MMCM をロックできず TX/RXRESETDONE をアサートできない
(Xilinx Answer 34192)Virtex-6 GTX Transceiver Wizard - プロダクション シリコンのオーバーサンプリング レートの更新
(Xilinx Answer 34028)Virtex-6 GTX トランシーバー - 正しくキャリブレーションされるようダミー トランシーバーをインスタンシエートする方法

Spartan-6

(Xilinx Answer 43154)Spartan-6 FPGA GTP トランシーバー - 基準クロック位相ノイズのマスク
(Xilinx Answer 35776)Spartan-6 GTP トランシーバー - CDR のパフォーマンスを向上させる PMA_CDR_CFG 設定
(Xilinx Answer 35237)Spartan-6 FPGA GTP トランシーバーのデザイン アドバイザリ - SelectIO から GTP へのクロストーク/SSO ガイドライン
(Xilinx Answer 35434)Spartan-6 GTP トランシーバー - Production シリコンのアップデート

Virtex-5

(Xilinx Answer 30915)Virtex-5 GTP RocketIO - キャリブレーション抵抗とインスタンシエートされたタイル間にある未使用タイルに推奨される MGTAVCC 電源
(Xilinx Answer 31968)Virtex-5 GTX RocketIO - レート変更ロジックのインプリメンテーションの手順
(Xilinx Answer 31781)Virtex-5 RocketIO GTP - DRP がシミュレーションで PCS_COM_CFG を間違って読み出す

ソフトウェア

(Xilinx Answer 22088)14.7 MAP - 「WARNING:PhysDesignRules:367 - The signal is incomplete」という警告メッセージが表示される

一般

(Xilinx Answer 37954)高速シリアル トランシーバー - 未使用トランシーバーの電源投入

 

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
37181 ザイリンクス高速シリアル I/O ソリューション センター N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
31781 Virtex-5 RocketIO GTP - シミュレーションで DRP が PCS_COM_CFG を正しく読み出さない N/A N/A
37954 高速シリアル トランシーバー - 未使用トランシーバーの電源投入 N/A N/A
AR# 37179
日付 11/24/2020
ステータス アクティブ
種類 ソリューション センター
デバイス 詳細 概略
People Also Viewed