Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
38848 | Virtex-6 Integrated Block Wrapper v1.6 for PCI Express - UG517 の修正項目 | N/A | N/A |
40637 | Virtex-6 FPGA Integrated Block for PCI Express - 配布されている Root Port Model を使用するとシミュレーション中に DRC エラーが発生する | N/A | N/A |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
39656 | Viretx-6 FPGA Integrated Block for PCI Express - クロック ネット TxOutClk_bufg に制約が設定されていない | N/A | N/A |
39164 | Virtex-6 Integrated Block for PCI Express のデザイン アドバイザリ - MMCM の BANDWIDTH 属性を Low に設定する必要がある | N/A | N/A |
38848 | Virtex-6 Integrated Block Wrapper v1.6 for PCI Express - UG517 の修正項目 | N/A | N/A |
37784 | Virtex-6 FPGA Integrated Block for PCI Express - x8 Gen 2 のタイミング クロージャ | N/A | N/A |
34009 | Virtex-6 Integrated Block Wrapper for PCI Express - ES シリコンを使用した ML605 ボードで PCI Express のリンクが確立されない | N/A | N/A |