説明

ソリューション

この警告メッセージは、次の場合に表示されます。

• PLL インスタンスがグローバル クロック配線でアクセスできない場所に配置されている。これにより、信号を適切なバッファーに配線できず、エラーが発生します。PLL インスタンスを異なる場所に手動で制約すると、この問題を解決できる場合があります。次に、制約の例を示します。
  

  INST "clock_generator_0/clock_generator_0/PLL1_INST/Using_PLL_ADV.PLL_ADV_inst" LOC=PLL_ADV_X0Y5;
  
  

  制約は、デザインによって異なります。この問題は 12.3 でテストされており、警告メッセージは表示されません。
  
• クロック ジェネレーター ブロックの複数のリソースを使用している場合 (クロック ジェネレーター内に DCM と PLL の両方をコンフィギュレーションするなど)。クロック ジェネレーターで 1 つの LOCKED 信号出力が生成されますが、これは DCM_LOCKED 信号および PLL_LOCKED 信号です。Spartan-6 デバイスで MPMC ブロックを使用する場合、MPMC で BUFPLL_MCB を使用する必要があり、これを PLL_LOCKED 信号に直接接続する必要があるので、この組み合わされた CLK_GEN_LOCKED 信号を MPMC 入力 LOCKED ピンに接続することは不可能です。これは、Spartan-6 FPGA のハードウェアの制限です。この問題を回避するには、DCM と PLL クロック コンフィギュレーションを 2 つのクロック ジェネレーター コアに分離し、デバイス上の 2 つの異なるクロック マネージメント タイルを使用します。これにより PLL_LOCKED 信号をクロック ジェネレーター インスタンス 1 ブロックから直接 MPMC に出力でき、BUFPLL_MCB に直接接続できます。この問題を特定しやすいように、メッセージおよび資料を向上させる予定です。