このページをブックマークに追加

AR# 38219

FIFO Generator - FIFO Generator でフリーランニングの書き込みおよび読み出しクロックのみがサポートされている理由

説明

『LogiCORE IP FIFO Generator v7.2 User Guide』 (UG175) には次のような記述があります。

"The FIFO Generator is designed to work only with free-running write and read clocks. Xilinx does not recommend controlling the core by manipulating RD_CLK and WR_CLK. If this functionality is required to gate FIFO operation, we recommend using the write enable (WR_EN) and read enable (RD_EN) signals." (日本語訳 : FIFO Generator はフリーランニングの書き込みおよび読み出しクロックでのみ動作するよう設計されています。RD_CLK および WR_CLK を操作してコアを制御することは推奨しません。FIFO 操作をゲート化するのにこの機能が必要な場合は、ライトイネーブル (WR_EN) およびリードイネーブル (RD_EN) 信号を使用することを推奨します。)

カスタマーがこれらのクロックを操作することができないのはなせですか。

ソリューション

Empty、Full、Almost Full、Almost Empty、Programmable Full、Programmable empty といったステータスフラグで FIFO のプログラム可能な rd_clk および wr_clk の正しいステータスが確認できないので、ザイリンクスではこれらのクロックの操作を推奨していません。

FIFO 操作をゲート化する必要のあるアプリケーションの場合、ライトイネーブル (WR_EN) およびリードイネーブル (RD_EN) 信号を『LogiCORE IP FIFO Generator v7.2 User Guide』に記載されているように (UG175) 使用してコアを制御することを推奨します。

このアンサーレコードはお役に立ちましたか?

AR# 38219
日付	12/15/2012
ステータス	アクティブ
種類	一般
ツール	ISE - 10.1 ISE Design Suite - 11.1 ISE Design Suite - 11.2 More ISE Design Suite - 11.3 ISE Design Suite - 11.4 ISE Design Suite - 11.5 ISE Design Suite - 12.1 ISE Design Suite - 12.2 ISE Design Suite - 12.3 ISE Design Suite - 13.1 Less
IP	FIFO Generator

AR# 38219

FIFO Generator - FIFO Generator でフリーランニングの書き込みおよび読み出しクロックのみがサポートされている理由

説明

ソリューション

アプリケーション

製品

開発者ゾーン

サポート

ザイリンクスについて