UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38301

CoolRunner-II タイミング - デュアル エッジ トリガー レジスタの tCYC の解析について

説明

デュアル エッジ トリガー レジスタの tCYC は正しく解析されますか。

ソリューション


CPLD タイミング レポートでは、Clock to Setup (tCYC) の定義に次のように記述されています。

Register to register cycle time. Includes source register tCO and destination register tSU. (日本語訳 : レジスタ間のサイクル時間。ソース レジスタの tCO とデスティネーション レジスタの tSU を含みます。)

メモ : 算出される最大クロック速度が tCYC で制限される場合は、すべてのレジスタが立ち上がりエッジで動作すると想定して算出されます。

そのため、デュアル エッジ トリガー レジスタを使用する場合、tCYC には立ち上がりエッジしか考慮されていません。
AR# 38301
作成日 09/28/2010
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
デバイス
  • 9500
  • 9500XL
  • 9500XL IQ
  • More
  • 9500XL XA
  • 9500XV
  • CoolRunner XPLA3
  • CoolRunner-II
  • CoolRunner-II XA
  • Less