UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 38554

12.3 タイミング/制約 - 組み合わせロジックを介したパスのスキューの制御方法

説明

組み合わせロジックを介した各パス間のスキューを制御する必要がある場合の制約追加方法と解析方法を教えてください。

ソリューション

MAXSKEW を使用しているパス全体のスキューを制御することができません。ネットに対してのみ使用されます。TPSYNC を使用している場合、パスの遅延は制御できますが、スキュー制御には使用できません。このため、手動のフロアプランニング、各ネットの MAXSKEW 追加、TPSYNC を使用した FROM/To 制約の追加が必要です。

しかし、組み合わせロジックのパスに制約を追加することは推奨されていません。同期デザインを使用すべきです。
AR# 38554
日付 12/04/2012
ステータス アクティブ
種類 一般
ツール
  • ISE Design Suite - 12.3