UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38608

12.2 System Generator : 組み合わせフィードバック エラーが発生しブラック ボックスの出力をシミュレーション実行のための遅延させる必要がある

説明

System Generator デザインに VHDL ブラック ボックスを含めてシミュレーションを実行すると、次のエラー メッセージが表示される場合があります。

Sysgen cannot simulate designs with combinational feedback

Reported by:
Unspecified


System Generator 用にブラック ボックスを生成する場合、デフォルトで xxxx_config.m ファイルが組み合わせロジックとしてタグ付けされます。タグはコンフィギュレーション M にあります。

% System Generator has to assume that your entity has a combinational feed through;
% if itdoesn't, then comment out the following line:
this_block.tagAsCombinational;


つまり、System Generator ではシミュレーション中にこのブラック ボックスを組み合わせロジックとして処理されます。



ソリューション

この問題を回避するには次のオプションがあります。

1.すべてのブラック ボックスの出力で遅延ブロックのパスが System Generator MDL に追加されていることを確認します。
2. ブラック ボックス作成前に、VHDL モジュールのすべてのパスに、組み合わせロジックを避けるため、少なくとも 1 つのレジスタが含まれていることを確認します。すべてのパスに同期エレメントがあることが確認できている場合は、コンフィギュレーション M ファイルからのタグをコメント アウトしても問題がありません。(「this_block.tagAsCombinational;」をコメント アウトするなど)。

AR# 38608
作成日 10/15/2010
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
ツール
  • System Generator for DSP - 12.1
  • System Generator for DSP - 12.2
  • System Generator for DSP - 12.3