UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38939

MIG v3.6-v3.61、Virtex-6 DDR3 - 位相検出器の IODELAY タップをデクリメントするデバッグ信号が間違っている

説明

デバッグ信号 dbg_pd_dec_dqs は memc_ui_top.v/.vhd にある位相検出器の IODELAY タップをデクリメントするはずです。

しかし、これが間違ってインクリメントを実行するようになっています。

ソリューション

dbg_pd_dec_dqs は次のように間違って接続されています。
 
     .dbg_pd_inc_dqs            (dbg_inc_rd_dqs),
     .dbg_pd_dec_dqs            (dbg_inc_rd_dqs),

正しい接続は次のようになります。
 
     .dbg_pd_inc_dqs            (dbg_inc_rd_dqs),
     .dbg_pd_dec_dqs            (dbg_dec_rd_dqs),

この問題は、ISE Design Suite 13.1 MIG v3.7 リリースで修正されています。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
38951 MIG v3.61 - ISE Design Suite 12.4 ~ 14.2 でのリリース ノートおよび既知の問題 N/A N/A
AR# 38939
作成日 11/05/2010
最終更新日 08/20/2014
ステータス アクティブ
タイプ 一般
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
IP
  • MIG