UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38956

Aurora 8B10B v5.2 & v6.1 - サンプル デザインでクロック コレクションがディスエーブルにされている

説明


サンプル デザインを使用すると、クロック シーケンスが送信されるのが確認できないのはなぜですか。

ソリューション

サンプル デザインでは、 lane_up_reduce_i 信号の不正な極性が原因でリセット時に standard_cc_module モジュールが不正に保持されてしまいます。standard_cc_module モジュールに到達する前に example_design モジュールで lane_up_reduce_i 信号を反転すると、この問題を回避できます。
AR# 38956
作成日 11/15/2010
最終更新日 03/01/2013
ステータス アクティブ
タイプ 一般
IP
  • Aurora 8B/10B