UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38988

PCI Express のデザイン アシスタント - カードを強制的に狭いリンク幅にトレーニングする方法 (レーンを減少する方法)

説明


x8 または x4 カードを強制的に狭いリンク幅にトレーニングできますか。

レーンを減らすにはどうすればよいですか。

ソリューション


リンク アップの問題をデバッグする際に、エンドポイントを強制的に狭いリンク幅にトレーニングする必要がある場合があります。これには、次の図に示すように上位レーンにテープを貼ってオフにするか、狭いリンク幅に強制する物理的なインターポーザーを使用します。ボードがアドイン カードではな組み込まれている場合は、これは困難です。その場合、AC カップリング キャパシタを取り除くのが 1 つの方法です。ボード コネクターの詳細は、PCISIG ウェブサイト から PCI Express カードの電気化学仕様を参照してください。

次の図は、x8 カードにテープを貼って x4 および x1 にした様子を示します。スコッチ テープなどのセロハン テープを使用できます。

x4
図 1.0 : x8 レーンを x4 レーンに減少



x1
図 2.0 - x8 レーンを x1 レーンに減少


改訂履歴 :
2010 年 1 月 19 日 - 画像サイズを変更
2010 年 12 月 22 日- 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34538 PCI Express のザイリンクス ソリューション センター - デザイン アシスタント N/A N/A
AR# 38988
作成日 12/22/2010
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
デバイス
  • Virtex-5 FXT
  • Virtex-5 LXT
  • Virtex-5 SXT
  • More
  • Virtex-5 TXT
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
IP
  • Endpoint Block Plus Wrapper for PCI Express
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )