AR# 39067

MIG Virtex-6 DDR2 - AXI インターフェイスをイネーブルにして DDR2 MIG v3.6 デザインを作成すると BUFIO ピンがドロップダウン リストから選択できない

説明


AXI インターフェイスをイネーブルにして DDR2 MIG デザインを作成すると、あらかじめ固定されたピン配置をインポートした後に、BUFIO:0 および BUFIO:1 ピンを MIG の GUI またはどのリソースでも選択できません。BUFIO:0 および BUFIO:1 ピンを手動で割り当てると、次のようなエラー メッセージが表示され、BUFIO の推奨事項は示されません。

"ERROR: BUFIO Constraint for the Capture Clock - "gen_ck_cpt[0]" is not provided or provided BUFIO constraint is invalid. Following is (are) the valid BUFIO Constraints for this Capture Clock. But verify whether any of these IOB sites are utilized by any other constraints or Pin LOC's."

この問題を解決するにはどうすればよいですか。

メモ : このアンサーは、ザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターには、MIG に関するすべての質問に対する回答が含まれます。MIG でデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


BUFIO の配置では、バンクの各 DQS グループを BUFIO 用に予約された CC-P ピンに関連付ける必要があります。DQ、DQS/DQS#、addr、制御信号などのピン選択によっては、選択する CC-P ピンがない場合があります。

ピン配置を注意深く確認し、BUFIO および BUFR に予約するための有効なサイトがあることを確認してください。エラー メッセージに、BUFIO および BUFR に選択する CC-P サイトがないことが明確に記述されるべきです。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34308 MIG Virtex-6 DDR3/DDR2 - ピン配置およびバンク要件が満たされているかどうかの確認 N/A N/A
AR# 39067
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP