UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 39094

X_GTPA1_DUAL シミュレーション モデルに対し、SIM_RECEIVER_DETECT_PASS 変数が Precision で間違って 1 に設定されている

説明

Simprim コンポーネント X_GTPA1_GUAL には、ブール型として定義されている SIM_RECEIVER_DETECT_PASS 変数が含まれています。


Precision 合成ツールは、TRUE を、整数型である 1 として伝搬します。

デザインをシミュレーションしているときに、変換後、マップ後、または配置配線後のシミュレーション モデルを使用していると、エラーが発生します。

このエラーは、ISE ツールセットに 1 が渡され、シミュレーション モデルにも 1 が含まれているために、発生します。


次のようなエラー メッセージが表示されます。

     # -- Loading entity fpga
     # ** Error: ../ISE/SMA_SMAClk/netgen/par/fpga_timesim.vhd(591):
Integer literal 1 is not of type std.standard.boolean.
     # ** Error: ../ISE/SMA_SMAClk/netgen/par/fpga_timesim.vhd(1432):
VHDL Compiler exiting

 
 

ソリューション

これは既知の問題で、SIM_RECEIVER_DETECT_PASS を TRUE に変更するためシミュレーション モデルを変更して、問題を回避できます。


上記の例では、fpga_timesim.vhd の行 591 を次のように変更します。

   SIM_RECEIVER_DETECT_PASS => 1,

これを次のように変更します。

   SIM_RECEIVER_DETECT_PASS => TRUE,

AR# 39094
日付 01/20/2015
ステータス アクティブ
種類 一般
このページをブックマークに追加