UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40278

Virtex-6 - REFCLK に対する GTX の DCD (デューティ サイクルの歪み) 制約

説明

Virtex-6 GTX トランシーバーの基準クロックのデューティ サイクル仕様は、『Virtex-6 FPGA データシート : DC 特性およびスイッチ特性』の表 21 に示すように 45-55% です。

Virtex-5 GTX トランシーバーの基準クロックでは 40-60% でした。 

Virtex-6 FPGA の DCD が控え目な値に設定されている理由を教えてください。

ソリューション

基準クロックに大きな歪みがあると、それが PLL の出力で変調として現れます。

市販されている SerDes アプリケーション用のオシレーターの多くは、より厳しい DCD 仕様に定まっています。

AR# 40278
日付 06/13/2017
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6
  • Virtex-6 CXT
  • Virtex-6 HXT
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
このページをブックマークに追加