UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40428

MIG 7 シリーズ v1.1 - バイト グループ内のピン移動に関するガイドライン

説明


MIG 7 シリーズのツールでは、データおよびアドレス/制御グループに対し、FPGA 内にある特定のバイト グループを選択することができます。これらのバイト グループ内にある特定ピンは選択できません。MIG で生成されるピン配置がボードのピン配置に沿わない場合、どのようにデザインを変更することができますか。

ISE 13.2 の MIG 7 シリーズ 1.2 より、UCF の検証、デザインおよび UCF をアップデートする機能が追加されています。この機能を使用し、目的のピン配置を含んだ UCF を入力し、適切なデザインおよび UCF ファイルを MIG で生成することができます。

MIG 7 シリーズ 1.1 の場合は、MIG で生成されたデザインに正しいバイト グループを割り当てる必要があります。このアンサーでは、1 つのバイト グループ内でピンを移動させるための手順を説明します。たとえば、DQS[0] に関連付けられているデータ グループは、ツール内で該当するバイト グループ TX に割り当てる必要があります。このアンサーでは、一例として、生成されたデザインで DQ[0] と DQ[7] を入れ替えるのに必要な変更について説明します。

ソリューション

同じ I/O バイト レーン内でのピンの移動は通常次のような作業が必要になります。
(1) アップデートされたピン配置を反映させるための UCF ファイルでピンの LOC 制約を変更
(2) ターゲット デバイスのリファレンス パッケージ ファイルを生成するため PARTGEN を実行
(3) 新しいピン配置を反映させるための最上位 RTL パラメーターを変更
CKE、ODT、RESET_N 出力を同じバンク内で移動させる場合などは、RTL の変更は不要で、このアンサーにある手順は省くことができます。

I/O バイト レーンとは
I/O バイト レーンは、同じバンクにある、位相リソースを共有する最高 12 個までの I/O のグループです。具体的には PHASER_OUT、PHASER_IN、OUT_FIFO、IN_FIFO を共有しています。任意のピンのバイト レーンは、PARTGEN で生成されたパッケージ ファイルまたは FPGA_EDITOR にあるように、ピン名で識別されています。 「T*」は、バンクの 4 つのバイト レーンのうち特定ピンが属すバイト レーンを示します。たとえば、次の表は XC7K325FFG800 デバイスのパッケージ ファイルからの抜粋です。
#
#
パッド
名前
ピン
名前

vref
バンク
vcco
バンク
ファンクション
名前
最も近い
CLB
差動
ペア
tracelength
(um)
ピンIOB_X0Y38AA20
1212IO_L6P_T0_12なし5Mなし
ピンIOB_X0Y37AB20
1212IO_L6N_T0_VREF_12なし
5S
なし
ピンIOB_X0Y36AB24
1212IO_L7P_T1_12
なし
6M
なし
ピンIOB_X0Y35AC25
1212IO_L7N_T1_12なし
6S
なし

上記の PARTGEN 出力を見ると、ピン AA20 および AB20 はバンク 12 のバイト レーン T0 に属し (AB20 は VREF サイトでもあることに注意)、また ピン AB24 および AC25 はバンク 12 のバイト レーン T1 に属しています。

I/O バイト レーンは DDR3 データ (DQ、DQS、DM) とアドレス/制御 (ADDR、RAS_N、CAS_N など) の両方に使用されています。しかし、任意のバイト レーンでは、データまたは制御/アドレス信号のいずれかしかサポートできません。両方をサポートすることはできません。

制限事項
1. 各 DDR3 I/O は、MIG ツールで割り当てられている同じ I/O バイト レーン内でのみ移動させることができます。MIG ツールでは、各 DQS グループに使用される I/O バイト レーンを正確に指定することができ、アドレス/制御出力に使用されるバイト レーンはある程度柔軟に選択することができます。
2. 同じ I/O バイト レーン内での DQS_P および DQS_N ピン (MIG で生成されたピン配置) の入れ替えはできません。これは、各バイト レーン内のロケーションの専用ペアでのみ DQS_P および DQS_N をサポートすることができるためです。
3.同じ理由から、同じ I/O バイト レーン内での CK_P および CK_N ピンの入れ替えもできません。
4. 内部 VREF がイネーブルになっていない場合は、あるバイト レーン内のロケーションは I/O サイトとして使用することはできません。これらのロケーションは I/O バンクの VREF リファレンス電圧を提供するのに使用されるためです。

同じバイト レーン内での CCR3 I/O の移動
1.ターゲット デバイスのパッケージ ファイルを生成するため PARTGEN を実行します。
partgen ?v <part_number>
2. 変更する必要のある最上位 RTL パラメーターを検索します。どの最上位 RTL パラメーターを変更するかを判断するには、以下の表を参照してください。これらの *_MAP パラメーターは、該当する PHASER ブロックと、これらの PHASER ブロック内の該当ビット レーンの両方で DDR3 I/O に接続するために使用されます。


各 RTL パラメーターは、1 つ以上の 12 ビット (3 桁の 16 進数) エントリから構成されています。MAP パラメーターはベクター信号 (ddr3_addr、ddr3_dq、ddr3_dm など) に対応し、各 12 ビット エントリはそのベクターの異なるエレメントに対応しています。たとえば、DATA0_MAP[11:0] は信号 ddr3_data[0] のピン ロケーションに対応し、ADDR_MAP[35:24] は ddr3_addr[2] のピン ロケーションに対応しています。DDR3 の制御/アドレスおよびデータのサイズによっては、ある MAP パラメーター内のいくつかのエントリ、または MAP パラメーター全体が使用されない可能性があります。たとえば、16 ビットのデータ バスの場合、DATA*_MAP パラメーターの中の DATA0_MAP と DATA1_MAP だけが使用されます。


PARGEN で生成されたパッケージ ファイルで、ターゲット ピンの移動先となるピンに対応する行を検索します。たとえば、XC7K325FFG800 で ddr3_data を F30 から H26 に移動する場合、次の行を検索します。
#
#
パッド
名前
ピン
名前
vref
バンク
vcco
バンク
ファンクション
名前
最も近い
CLB
差動
ペア
tracelength
(um)
ピンIOB_X0Y204
H26
16
16
IO_L23P_T3_16
なし
118M
なし

4. 新規ピンロケーションの Y 軸を確認します。上記の例では「Y204」です。
5. Y 軸の値を 50 で割り、余りは無視します。これがその I/O バンク内の新しい I/O ロケーションの相対 Y オフセット値です。上記の例では Y オフセット値は 4 です。
6. I/O バンクが完全な 50 ピンのバンクであるか (通常はこちら)、37 ピンのバンクであるかを確認します。
7. 新しい I/O ロケーションのバンク Y オフセットと、次の表を使用して (最初の表は 50 ピン バンク用、2 番目の表は 35 ピン バンク用)、対応するビット レーン インデックス (列 4) を確認します。以下の表は、各バンクのどのピンを DQ/DM および制御/アドレスに使用できるかも示しています。上記の例では、サイト H26 に対応しているビット レーン インデックスは 3 です (バンク Y オフセット = 4、バイト指定子 = T3)。

50 ピン バンク
50 ピン バンク





8. ターゲット ピンに対応する、該当する MAP パラメーターのエントリを検索し、新しいビット レーン インデックスをそのエントリの ビット [3:0] に置き換え、そのエントリのほかのビットはそのままにしておきます。ddr3_data[0] が F30 から H26 に移動される上記の例では、DATA0_MAP は 004 から 003 に変更されます。ビット [11:8] はインターフェイスのサイズ、カスタマーが使用する I/O バンク数によって異なります。ここに示す値は参考値です。
9. 移動する必要のあるピンに対し同じ作業を繰り返します。
10. 各 MAP パラメーターの完全 12 ビット エントリは次のように定義されます。



以上、DDR3 I/O を別のバンクやバイト レーンに移動させることは可能で、該当する MAP パラメーター エントリのビット [11:4] を変更する必要があります。バンクおよびバイトを変更するには MIG ツールを使用する必要があります。手動での変更はサポートされていません。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40050 MIG 7 シリーズ v1.1 - ISE Design Suite 13.1 でのリリース ノートおよび既知の問題 N/A N/A
AR# 40428
日付 02/12/2013
ステータス アクティブ
種類 一般
デバイス
  • Kintex-7
  • Virtex-7
ツール
  • ISE Design Suite - 13.1
IP
  • MIG
このページをブックマークに追加