ISE Design Suite 12.4 を使用してデフォルトのオプションで生成した MIG v3.61 V6 QDRII デザインの場合、BitGen DRC で警告メッセージが表示されます。
MIG デザインで使用されている各 IODELAYE1 のODELAY_TYPE=FIXED 属性に対し、BitGen で次のような警告メッセージが表示されます。
WARNING:PhysDesignRules:2282 - Invalid configuration (incorrect pin connections and/or modes) on block:<u_user_top/u_qdr_phy_top/u_phy_iob/u_phy_oserdes_wr/u_iodelay_addr>:<IODELAYE1_IODELAYE1>.
With ODELAY_TYPE programming FIXED active input pins INC, RST and CE are not used and will be ignored.
アドレスおよび制御信号が書き込みクロック K/K# で中央揃えになるよう、アドレスおよび制御信号のデフォルト ODELAY 値が MIG デザインで提供されるので、ODELAY_TYPE は FIXED モードである必要があります。
ODELAY エレメントでは提供されている値のみが使用されるので、FIXED モードでは INC、CE、RST 信号は無視されます。
MIG デザインでは INC および CE 入力を接続されていませんでしたが、RST ピンを接続しようとしていたためこの警告メッセージが表示されています。
この警告メッセージは無視しても問題ありません。
ISE 13.2 より RST ピンは接続されなくなります。
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
39128 | MIG Virtex-6 および Spartan-6 v3.7 - ISE Design Suite 13.1 でのリリース ノートおよび既知の問題 | N/A | N/A |