| ISE Design Suite 13.3 |
| 一般 |
| (ザイリンクス アンサー 43347) Kintex-7 FPGA - 初期エンジニアリング サンプル (IES) に関するアンサーのリストと既知の問題 |
| (ザイリンクス アンサー 42660) 13.2/13.3 ISE Design Suite 既知の問題 - Artix-7 および Virtex-7 XT デバイスに対するアクセス制限 |
| (ザイリンクス アンサー 41615) 7 シリーズ、BitGen (13.2 以降) - 「ERROR:Bitgen:342 - This design contains pins which are not constrained (LOC) to a specific location or have an undefined I/O Standard (IOSTANDARD)」というエラー メッセージが表示される |
| (ザイリンクス アンサー 41685) 7 シリーズ - IBIS モデル |
| GTX |
| (ザイリンクス アンサー 43339) 7 シリーズ トランシーバー ソフトウェア使用モデルの変更 |
| ChipScope |
| (ザイリンクス アンサー 41262) 13.x ChipScope、CORE Generator - 7 シリーズ デバイスを選択するとコアをアップグレードできない |
| (ザイリンクス アンサー 42464) Kintex-7、ChipScope Pro - IBERT (13.2 以降) - エンジニアリング シリコン (ES) を使用する場合の Kintex-7 コアの制限とサポート |
| (ザイリンクス アンサー 43747) Kintex-7、ChipScope Pro - IBERT (13.2 以降のバージョン) - 初期エンジニアリング サンプル (ES) シリコンを使用している場合 IBERT ウィザードで QPLL に対してサポートされていないライン レートが選択できる |
| MIG |
| (ザイリンクス アンサー 43099) MIG 7 シリーズ v1.3 - ISE Design Suite 13.3 でのリリース ノートおよび既知の問題 |
| BitGen |
| (ザイリンクス アンサー 44103) 13.3 Bitgen - 7 シリーズ - ビットストリーム生成オプション DriveDONE は使用不可 |
| (ザイリンクス アンサー 44237) 13.3 - Bitgen - 7 シリーズ - DonePipe オプションがデフォルトでイネーブルにされている |
| ISE Design Suite 13.2 |
| 一般 |
| (ザイリンクス アンサー 42660) 13.2 ISE Design Suite 既知の問題 - Artix-7 および Virtex-7 XT デバイスに対するアクセス制限 |
| (ザイリンクス アンサー 43237) 13.2 ISE - Virtex-7 7XCV485T デザインでインプリメンテーション中に配線競合が発生することがある |
| (ザイリンクス アンサー 42948) 13.2 ライセンス - 「ERROR:Security:11 - No 'xc7vx485t' feature was available for 'ISE'」というエラー メッセージが表示される |
| GTX |
| (ザイリンクス アンサー 42615) 7 シリーズ FPGA トランシーバーのデザイン アドバイザリ - ISE 13.2 ソフトウェアでの GTX ポート名の変更 |
| (ザイリンクス アンサー 43339) 7 シリーズ トランシーバーのソフトウェア使用モデルの変更 |
| ブロック RAM / FIFO |
| (ザイリンクス アンサー 39995) 7 シリーズ FPGA - ビルトイン非同期 FIFO のソフトウェア サポート |
| 制約 |
| (ザイリンクス アンサー 41615) 13.2 BitGen - 「ERROR:Bitgen:342 - This design contains pins which are not constrained (LOC) to a specific location or have an undefined I/O Standard (IOSTANDARD)」というエラー メッセージが表示される |
| ChipScope |
| (ザイリンクス アンサー 42757) 13.2 IBERT - Kintex-7 IBERT コアのビットストリーム生成中に「ERROR:Bitgen:342」というエラーが発生する |
| (ザイリンクス アンサー 41262) 13.x ChipScope、CORE Generator - 7 シリーズ デバイスを選択するとコアをアップグレードできない |
| (ザイリンクス アンサー 42757) 13.2 IBERT - Kintex-7 IBERT コアのビットストリーム生成中に「ERROR:Bitgen:342」というエラーが発生する |
| (ザイリンクス アンサー 42464) 13.2 ChipScope Pro IBERT - 1.0 および 1.1 シリコンを使用する場合の Kintex-7 コアの制限とサポート |
| (ザイリンクス アンサー 42839) 13.2 Kintex-7 GTX IBERT - ライン レートが 3.125 Gbps の場合 TXOUT_DIV および RXOUT_DIV に間違った値が設定される |
| (ザイリンクス アンサー 42857) Kintex-7 GTX IBERT - 内部システム クロック ソースを使用すると BitGen でエラーが発生する |
| (ザイリンクス アンサー 43747) 13.2 - 初期エンジニアリング サンプル (ES) シリコンを使用している場合 Kintex-7 IBERT GTX コアで QPLL に対してサポートされていないライン レートが選択できる |
| iMPACT |
| (ザイリンクス アンサー 44421) iMPACT のデザイン アドバイザリ - Kintex-7 に不正な間接プログラム コア ファイルが読み込まれ、デバイスが破損する可能性がある |
| MIG |
| (ザイリンクス アンサー 41227) MIG 7 シリーズ v1.2 - ISE Design Suite 13.2 でのリリース ノートおよび既知の問題 |
| IBISWriter |
| (ザイリンクス アンサー 41685) 7 シリーズ - IBIS モデル |