UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 41821

Virtex-6 のデザイン アドバイザリ - BitGen オプションの変更により、13.1 では問題が発生しなかったのに 13.2 で生成した BIT ファイルではコンフィギュレーション エラーが発生する

説明

Virtex-6 の BitGen オプション -g Next_Config_Addr のデフォルト値が変更されました。 

13.2 ISE ツールから、このオプションのデフォルト値が 8 桁の 16 進数値から [None] に変更されました。 

13.1 から 13.2 に移行したときにこのデフォルトのコンフィギュレーション オプションを変更しないと、JTAG およびその他のコンフィギュレーション インターフェイスでコンフィギュレーション エラーが発生することがあります。

iMPACT ツールの [Boundary Scan] ウィンドウに「Configuration Failed」と表示され、[Console] パネルに次の情報メッセージが表示されます。

INFO:iMPACT:2218 - Error shows in the status register, release done bit is NOT 1.
INFO:iMPACT:2219 - Status register values:
INFO:iMPACT - 0000 0000 0000 0000 0000 0000 0000 0000

ChipScope Analyzer では DONE が High になりますが、デバイスはコンフィギュレーションされず、エラーは表示されません。

次の情報メッセージがコンソールに表示されます。

COMMAND: configure 1 "path\filename.bit" 0 import_inserter_cdcpath\filename.cdc doAuto
INFO: Found 0 Core Units in the JTAG device Chain.
INFO: If cores were expected to be found, see Answer Record 19337.

ChipScope ツールでコンフィギュレーション ステータスをチェックすると、DONE は High になっていますが、GHIGH は Low になっています。  

これは、コンフィギュレーション データが読み込まれなかったことを示します。 

ステータスは、次のようになります。

Bits [31 ..0]: 0000 0001 1100 0000 0111 1101 0111 1100
Bit 31:0 EFUSE_BUSY
Bit 30:0
Bit 29:0 BAD_PACKET
Bit 28:0 HSWAP_EN
Bit 27:0
Bit 26:0 BUS_WIDTH
Bit 25:0 BUS_WIDTH
Bit 24:1 FS
Bit 23:1 FS
Bit 22:1 FS
Bit 21:0
Bit 20:0 STARTUP_STATE
Bit 19:0 STARTUP_STATE
Bit 18:0 STARTUP_STATE
Bit 17:0 MON_OT_ALARM
Bit 16:0 SEC_VIOLATION
Bit 15:0 ID_ERROR
Bit 14:1 DONE
Bit 13:1 RELEASE_DONE
Bit 12:1 INIT_B
Bit 11:1 INIT_COMPLETE
Bit 10:1 MODE M2
Bit 9:0 MODE M1
Bit 8:1 MODE M0
Bit 7:0 GHIGH_B
Bit 6:1 GWE
Bit 5:1 GTS_CFG_B
Bit 4:1 EOS
Bit 3:1 DCI_MATCH
Bit 2:1 DCM_LOCK
Bit 1:0 PART_SECURED
Bit 0:0 CRC_ERROR

ソリューション

ISE 13.1 の -g next_config_addr のデフォルト設定は 0x00000000 ですが、この値では IPROG コマンドが正しく挿入されなかったため JTAG が動作し、

BitGen で 8 桁の 16 進数値が無視されてしまいます。 

これについては、(ザイリンクス アンサー 43011) に説明されています。

13.2 以降の ISE ツールでは、Virtex-6 -g Next_Config_addr の [Starting Address for Fallback Configuration] のデフォルト値が [None] に設定されています。 

この設定では、IPROG コマンドがビットストリームに挿入されないため、マルチブート イメージのアドレス指定を考慮しなくてもコンフィギュレーションが機能します。

13.2 ISE ツールでは、12.4 または 13.1 の ISE ツールのデフォルト値 0x00000000 または 0 以外のアドレスが指定されていると、IPROG コマンド により BIT ファイルにこれらの設定で挿入されるため、 インターフェイスのコンフィギュレーションでエラーが発生することがあります。

注記 : 既存の Virtex-6 プロジェクトでは、プロパティの値を手動で [None] に設定する必要があります。

Project Navigator で [Generate Programming File] を右クリックして [Process Properties] をクリックし、[Category] で [Configuration Options] を選択します。

既存のデザインに対しては、不正な値 0x00000000 に設定されています。 

これを [None] に変更します。

ほかのプロパティが変更されていない場合は、[Default] ボタンをクリックしても [Starting Address for Fallback Configuration] の値を [None] に設定でき、その他のプロパティもデフォルト値に設定されます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34565 Virtex-6 FPGA デザイン アドバイザリのマスター アンサー N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34565 Virtex-6 FPGA デザイン アドバイザリのマスター アンサー N/A N/A
AR# 41821
日付 10/13/2014
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
ツール
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • More
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • Less
Boards & Kits
  • Platform Cable USB
  • Platform Cable USB-II
  • Virtex-6 FPGA Broadcast Connectivity Kit
  • More
  • Virtex-6 FPGA Connectivity Kit
  • Virtex-6 FPGA Embedded Kit
  • Virtex-6 FPGA ML605 Evaluation Kit
  • Virtex-6 FPGA ML623 Characterization Kit
  • Xilinx Parallel Cable IV
  • Less
このページをブックマークに追加