UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42599

PlanAhead - PlanAhead 内でデザインから ChipScope のブロックおよびネットを削除する方法

説明

PlanAhead プロジェクトから ChipScope コアを削除したつもりでも、コアは削除されておらず、インプリメンテーションの MAP 中にエラーが発生します。

こうしたエラーを避けるにはどうしたらよいでしょうか。

ソリューション

PlanAhead では、デザインにどの ChipScope コアが含まれているかという情報は別のロケーションに保存されており、PlanAhead で手動でデザインから ChipScope コアを削除しても、このコア情報が保存されているプロジェクト ロケーションのファイルは変更されません。

[Netlist Design] を確認し、その左側にある [Set up ChipScope] を選択すると、ChipScope のダイアログ ボックスが開きます。

ここから、ChipScope コアおよびそれに関連付けられているネットを削除できます。また、これを保存すると、保存されている ChipScope プロジェクト ファイルが変更され、インプリメンテーション中に新しい設定が正しく適用されます。

 


アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43099 MIG 7 Series v1.3 - ISE Design Suite 13.3 のリリース ノートおよび既知の問題 N/A N/A
AR# 42599
日付 09/30/2014
ステータス アクティブ
種類 一般
デバイス
  • SoC
  • FPGA Device Families
ツール
  • PlanAhead - 13.1
  • PlanAhead - 13.2
このページをブックマークに追加