We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42850

RXAUI v2.1 および XAUI v10.1 - Virtex-7 または Kintex-7 デバイスをターゲットにするとサンプル デザインが BitGen でエラーになる


サンプル デザインで Virtex-7 または Kintex-7 デバイスのビットストリームを生成すると、次のようなエラー メッセージが表示されます。

"ERROR:Bitgen:342-This design contains pins which are not constrained (LOC) to a specific location or have an undefined I/O Standard (IOSTANDARD). This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To prevent this error, it is highly suggested to specify all pin locations and I/O standards to avoid potential contention or conflicts and allow proper bitstream creation. To demote this error to a warning and allow bitstream creation with unspecified I/O location or standards, you can apply the following bitgen switch: -gUnconstrainedPins:Allow."


ISE 13.2 ソフトウェア以降は、ロケーション制約が適用されていないか、IOSTANDARD が割り当てられていないピンがある場合に、このエラー メッセージが表示されます。

エラー メッセージの詳細および警告メッセージに引き下げる方法は、(ザイリンクス アンサー 41615) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40630 LogiCORE IP RXAUI v2.1 - ISE 13.1 のリリース ノートおよび既知の問題 N/A N/A
40631 LogiCORE IP XAUI v10.1 - ISE Design Suite 13.1/13.2/13.3 のリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

AR# 42850
日付 12/15/2012
ステータス アクティブ
種類 一般
  • XAUI