AR# 42906

13.2 EDK、MPMC - MPMC v6.04.a の変更履歴

説明


EDK 13.2 に MPMC v6.04.a の変更履歴がありません。

変更履歴の内容を教えてください。

ソリューション


v6.04.a の変更履歴は次のとおりです。

MPMC の変更履歴

13.2 でリリースされた v6.04.a の変更点

メモ : 特に明記されていない場合、制限および修正された問題は以前のすべてのバージョンに適用されます。

13.2 - VHDL/Verilog/ネットリスト ソース (.vhd、.v、.ngc、.edn) の変更点

  • Spartan-6/Virtex-6 MIG PHY を MIG リリース バージョン 3.8 にアップデート

  • MIG の変更点、サポートされる FPGA デバイス、サポートされるメモリ コンポーネント、およびボードの設計情報は、MIG v3.61 および v3.8 のリリース ノートを参照してください。
    修正された問題 :

  • [<CR592209>] Virtex-6 MIG PHY の RTT_NOM パラメータが不正な値 0 に設定されていたのを正しい値 OFF に修正

  • [<CR592704>] DQS 信号が早くアサートされるのに対応し、書き込み中 Virtex-6 ODT が早くアサートされるよう変更。これにより、書き込み中のシグナル インテグリティが向上します。
既知の問題/制限 :

13.2 - ツール インターフェイス ファイル (.mpd) の変更

13.2 - コアに関連付けられている Tcl スクリプト (.tcl) の変更

13.2 - IP のコンフィギュレーション GUI (.ui) の変更

  • [<CR592851>] Virtex-6 の出力駆動電流の列挙をアップデート。GUI で RZQ/6 と RZQ/7 の値が逆になっていました。RZQ/7 -- C_MEM_REDUCED_DRV(0)、および RZQ/6 -- C_MEM_REDUCED_DRV(1) です。

13.2 - コアに関連する資料の変更

  • 文書のリンク、改訂履歴をアップデートし、誤植を修正

  • [<CR579241>] 同時読み出し/書き込み機能にVFBC の説明を追加

  • [<CR595958>] シミュレーションに関する考慮事項を追加 : 構造シミュレーションがサポートされないことを明記 (MIG の制限)、特定の最上位言語とシミュレーターの組み合わせによっては、キャリブレーションが正しく完了するためにウィーク プルダウンが必要であることを記述 (X の伝搬を回避)

  • [<CR606195>] MIG ファイルのパスを実際の正しい場所にアップデート

  • [<CR607433>] Spartan-6 LPDDR RZQ/ZIO に推奨されるパラメーターと信号の組み合わせを明確に記述。C_MEM_CALIBRATION_SOFT_IP = TRUE、C_MEM_SKIP_IN_TERM_CAL = 1、C_MEM_SKIP_DYNAMIC_CAL = 0、RZQ を接続し、ZIO を除外します。

  • [<CR608972>] MPMC_PLL_Lock 入力のソースに関する特別な制限を追加。MPMC_PLL_Lock は、PLL から直接駆動し、IP のメモリ クロックを供給します。PLL の出力と MPMC の入力の間にロジックがあると、配置配線 DRC でインプリメンテーション エラーが発生します。

AR# 42906
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
IP