AR# 43344

MIG 7 シリーズ DDR3/DDR2 - ダイナミック キャリブレーションおよび定期的読み出し動作

説明


MIG 7 シリーズ DDR3/DDR2 デザインには、電圧および温度に対して最大データ取り込みマージンを確保するためのダイナミック キャリブレーション機能が 2 つあります。必要に応じて継続的に調整するため、Phaser_IN 内の各読み出し中にこのダイナミック キャリブレーションは実行されます。バスがアイドル状態または書き込みを実行していて、読み出しが 1 ミクロ秒内に実行されないとき、後続読み出しの準備のために定期読み出しが実行されます。このアンサーでは、MIG 7 Series DDR3/DDR2 デザイン内のダイナミック キャリブレーションおよび定期的読み出しについて説明します。

注記 : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


Phaser_IN は読み出し中に 2 つのダイナミック調整を行います。1 つは Phaser_IN DLL 内での調整で、DQS エッジで、フリーランニング周波数の基準クロックの位相アラインが関連読み出し DQS にロックされた状態にする必要があります。このダイナミック調整は、DQS エッジのみを考慮して必要な調整を行います。DQS エッジはもうないが、ISERDES に最終データを送信するのにクロックが必要な場合、バーストの最後で内部クロックが使用されます。

2 つ目のダイナミック調整は、後続する読み出し用に DQS プリアンブルの位置を微調整するため、Phaser_IN 内で行われます。このダイナミック調整は DQS プリアンブルのみを処理します。内部クロックに関連して DQS を移動させる可能性のあるシステムのドリフトを考慮する必要があります。

Phaser_IN が継続して調節され、読み出しの準備が完了していることを確実にするため、両方の Phaser_IN のダイナミック調整で定期的な読み出しが必要となります。このため、バスがアイドル状態、または書き込みを実行しているとき、MIG 7 シリーズ DDR3/DDR2 コントローラーは 1 ミクロ秒ごとに定期読み出しを送信します。Phaser_IN には読み出し DQS のみが必要です。このため、ユーザー インターフェイスからの要求どおりに読み出しが実行されている場合は、コントローラーは定期読み出しを送信しません。コントローラーが書き込みを実行していて、1 マイクロ秒の定期読み出しが近づくと、待機中の次の読み出し/書き込みのアドレスに読み出しが送信されます。コントローラーがアイドル状態で、読み出しまたは書き込みがリクエストされていない場合、定期読み出しで最後にアクセスのあったアドレスが使用されます。このアドレスがクローズになっていると、アクティベートが必要になります。ダイナミック調整には、2 つの連続する BL8 読み出しが必要です。

ダイナミック調整はすべてハード ロジックです。しかし、DQS を確認するための定期読み出しはソフト ロジックで、MIG 7 シリーズ DDR3/DDR2 コントローラーで制御されています。PHY のみのデザインを使用している場合は、カスタム コントローラー内に定期読み出しロジックを含める必要があります。

定期読み出しが含まれない場合、次の 2 つの状況により、問題が発生します。
  • フリーランニングの Phaser_IN ICLK が DQS から離れます。これにより ICLK がスイッチするとメモリ システムがむき出しになります。
  • 読み出しレイテンシの調整が Phaser 内で実行されません。これにより、Phaser_IN でのロジックの切り替えで問題が発生します。

定期読み出しは ISE Design Suite 14.1 でリリースされた MIG v1.5 に含まれます。 キャラクタリゼーションの結果、Phaser_IN が揃えられたまま、次の読み出しのために準備されるようにするには、1 ミクロ秒の読み出しが必要なことがわかっています。 定期読み出しの周期は、1 ミクロ秒にする必要があり、変更はできません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51954 MIG 7 Series DDR2/DDR3 - PHY の初期化およびキャリブレーション N/A N/A
AR# 43344
日付 02/05/2013
ステータス アクティブ
種類 ソリューション センター
デバイス
IP