UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 43428

Spartan-6 - Sub-LVDS の Spartan-6 FPGA I/O への入力としての使用

説明

Spartan-6 FPGA I/O を Sub-LVDS 入力で駆動できますか。

ソリューション


可能ですが、Sub-LVDS 入力の電気的特性が Spartan-6 FPGA の入力要件を満たすことを確認する必要があります。

Sub-LVDS の仕様を次に示します。

パラメーター 最小標準最大単位
固定同相電圧 (VCMF)0.80.91.0V
差動電圧の振幅 (VOD)100150200mV
駆動電流の範囲0.8331.52mA


上記の場合、標準 LVDS 規格の入力バッファーが使用できます。



入力電圧 (VID) の振幅 Min/Max は 100mV/600mV であり、Sub-LVDS では 100/200mV であることから、Spartan-6 の仕様範囲内です。

LVDS の同相電圧は 0.3mV → 2.35V で、Sub-LVDS は 0.8mV → 1V であることから、これも仕様範囲内です。

標準の LVDS 終端が使用できます。ただし、どのような場合でも、IBIS シミュレーションを実行してシグナル インテグリティが適切であることを確認する必要があります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47900 SelectIO デザイン アシスタント: ザイリンクス デバイスとのインターフェイス N/A N/A
AR# 43428
日付 02/18/2013
ステータス アクティブ
種類 一般
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT
  • Spartan-6Q
このページをブックマークに追加