UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 43570

System Generator for DSP - AddSub、Mult、CMult などの基本ブロックからのユーザー定義の出力を使用するとパフォーマンスが低下する

説明

AddSub、Mult、CMult などの基本ブロックからのユーザー定義の出力を使用すると、パフォーマンスが低下するようです。この理由を教えてください。

ソリューション


出力タイプを変換する Math ブロックは、コンバーターをパイプライン処理をする必要があります。たとえば AddSub の場合、[Output] タブで出力に [User defined] を選択できますが、このオプションを選択すると、レイテンシが 3 に設定されていても、コンバーター ブロックに対してパイプライン処理は実行されません。

この問題を回避するには、Addsub で [Full Precision] を選択し、パイプライン処理される外部コンバーターを使用します。

その他のバージョンの System Generator for DSP のリリース ノートは、(ザイリンクス アンサー 29595) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
29595 ザイリンクス DSP ツール、System Generator for DSP、および AccelDSP 合成ツール - リリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

AR# 43570
日付 08/03/2012
ステータス アクティブ
種類 既知の問題
ツール
このページをブックマークに追加