AR# 44587

7 シリーズ GTX/GTH/GTP トランシーバー - RX OOB 使用モード

説明

PCIe (Gen1 および Gen2)、SATA などのライン レートの高い一部のプロトコルの OOB (電気的アイドル) の動作は、7 シリーズ GTX/GTH/GTP トランシーバーのアドバンス機能です。

このアンサーでは、これについて詳しく説明します。

ソリューション

OOB の RX 終端

 OOB を使用するには、次の RX 終端条件を適用する必要があります。

AC カップリングを使用する場合 : 終端電圧を 800mV 以上にします。
DC カップリングの場合 : 終端電圧を 900mV 以上にします。

OOB <= 1.5 Gb/s

1.5Gb/s 以下のライン レートで動作する OOB の場合、添付資料の図 4 を参照し、OOB クロックの周波数を決定します。

f <=  linerate/(3 * max run length)

OOB を正しく動作させるには、この要件を満たす必要があります。

OOB > 1.5 Gb/s

1.5 Gb/s を超えるライン レートでの OOB 動作は、アドバンス機能です。 

PCIe (Gen1 および Gen2)、SATA などのライン レートの高い一部のプロトコルでの動作を、次の表に示します。

プロトコル 動作
PCIe Gen1 (図 6 を参照)

アルゴリズムのフロー チャートを参照して、RX が電気的アイドル状態であるかどうかを判断します。

スクランブラーが使用されていない場合は、DFE、バッファー、LPM、および CDR のホールドとリセット ロジックの内部検出ロジックに電気的アイドルを使用しないでください。電気的アイドル状態であるかどうかを判断するには、受信データを検証する必要があります。このモードの動作では、入力データを使用した検証が必須になります。

スクランブラーが使用されている場合は、電気的アイドルのみを使用して RX が電気的アイドル状態であるかを判断できます。

PCIe Gen2 (図 7 参照)

(注記 : これには別の方法もあります。図 8 および 9 を参照してください。)

アルゴリズムのフロー チャートを参照して、RX が電気的アイドル状態であるかどうかを判断します。

DFE、バッファー、LPM、および CDR のホールドとリセット ロジックの内部検出ロジックに電気的アイドルを使用しないでください。電気的アイドル状態であるかどうかを判断するには、受信データを検証する必要があります。このモードの動作では、入力データを使用した検証が必須になります。

SATA 1.5Gb/s

(図 4 参照)

上記の式を使用して、適切な OOB クロックを求めます。

SATA 3Gb/s

(図 5 を参照)

アルゴリズムのフロー チャートを参照して、RX が電気的アイドル状態であるかどうかを判断します。

DFE、バッファー、LPM、および CDR のホールドとリセット ロジックの内部検出ロジックに電気的アイドルを使用しないでください。電気的アイドル状態であるかどうかを判断するには、受信データを検証する必要があります。このモードの動作では、入力データを使用した検証が必須になります。

SATA 6Gb/s

(図 5 を参照)

アルゴリズムのフロー チャートを参照して、RX が電気的アイドル状態であるかどうかを判断します。

DFE、バッファー、LPM、および CDR のホールドとリセット ロジックの内部検出ロジックに電気的アイドルを使用しないでください。電気的アイドル状態であるかどうかを判断するには、受信データを検証する必要があります。このモードの動作では、入力データを使用した検証が必須になります。

PCIe Gen 3 または Gen2

(図 8 および 9 を参照)

アルゴリズムのフロー チャートを参照して、RX が電気的アイドル状態であるかどうかを判断します。

電気的アイドル状態に入ったり抜けたりする際、RX が電気的アイドル状態であるかを判断するのに EIOS 検出を RXELECIDLE のアサートと共に使用する必要があります。

DFE、バッファー、LPM、および CDR のホールドとリセット ロジックの内部検出ロジックに電気的アイドルを使用しないでください。電気的アイドル状態であるかどうかを判断するには、受信データを検証する必要があります。このモードの動作では、入力データを使用した検証が必須になります。

 

OOB 回路は、2 つのソースからクロックを受信できます。添付資料の図 1 を参照してください。

GTX の PCS_RSVD_ATTR[3] 属性 (GTH/GTP トランシーバーでは RX_OOB_CLK_CFG) は、oobclk のソースを制御します。 

PCS_RSVD_ATTR[3] または RX_OOB_CLK_CFG を 0 に設定すると、sysclk が選択されます。 

1 に設定すると、GTX の場合は CLKRSVD[0] からの代替クロック、GTH/GTP の場合は SIGVALIDCLK からの代替クロックが選択されます。 

基準クロックを分周したものを CLKRSVD[0] または SIGVALIDCLK ピンに接続し、OOB 回路に代替クロックを供給できます。

sysclk ソースを制御するポートは TXSYSCLKSEL です。 

このポートを 1b0 に設定すると Channel PLL からの基準クロックが選択され、1'b1 に設定すると Quad PLL からの基準クロックが選択されます。

分周クロックにはトランシーバーのほかのクロックとの特別な位相関係は必要ありませんが、デューティ サイクルは 50% にする必要があります。

図 2 および 3 にクロック分周方法を示します。


注記 : GTX/GTHのこの OOB 情報および使用モードの詳細は、『 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド』 (476) v1.6 に追加されています。

これについては、『7 シリーズ FPGA GTP トランシーバー ユーザー ガイド』 (UG482) v1.4 に記載されています。

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
RX_OOB 229 KB PDF
AR# 44587
日付 10/03/2014
ステータス アクティブ
種類 一般
デバイス