AR# 44971

7 シリーズ XADC のデザイン アドバイザリ - オンチップ基準の精度

説明


Kintex-7 および Virtex-7 FPGA の XADC 初期エンジニアリング サンプル (IES) およびエンジニアリング サンプル (GES) パーツの内部基準の精度は、デバイス エラッタに記載されている 1% ではなく、1.5% です。

これは計測にどのような影響を与えますか。

ソリューション


この 1.5% という内部基準の精度は追加ゲイン エラーになります。たとえば、温度計測において、デバイスのデータシートで指定されているエラーから +/- 2 ℃の値になる可能性があります。

電圧センサーの場合は追加 0.5% のエラーとなる可能性があります。1V (Vccint など) を計測する場合、デバイスのデータシートで指定されているエラーから追加 5mV のエラーとなる可能性があります。1.8V (Vccaux など) を計測する場合、デバイスのデータシートで指定されているエラーから追加 9mV のエラーとなる可能性があります。

この精度が不十分な場合は、外部基準を使用することができます。その使用についての詳細は、『7 Series FPGAs XADC Dual 12 Bit MSPS Analog to Digital converter User Guide』 (UG480) にある XADC ピン配置要件の図を参照してください。

注記 : 内部基準は ES ラボ パーツではサポートされていません。XADC の内部基準には製造段階でトリムが必要なのですが、これは問題があって行われませんでした。このため、内部基準の精度に影響が出て、XADC の計測値すべての精度に影響を及ぼしています。こうした理由から、外部基準を使用する必要があります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42944 Virtex-7 FPGA デザイン アドバイザリのマスター アンサー N/A N/A
42946 Kintex-7 FPGA デザイン アドバイザリのマスター アンサー N/A N/A
AR# 44971
日付 09/06/2012
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス