UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45187

Vivado タイミング - タイミング遅延名が TRCE (TWR) と異なる

説明

デザインで report_timing を実行すると、タイミング遅延名 (Prop_LUT_A1_O など) が trce (twr) のタイミング遅延名 (Tilo、Tdick など) とは異なります。

ソリューション

report_timing のタイミング結果は、COMP (コンポーネント) に基づく trce/Timing Analyzer (twr) とは異なり、BEL (基本エレメント) に関連するタイミング遅延名に基づいています。

これらの新しいタイミング遅延名は、これまでの遅延名よりわかりやすいものとなっています。

新しいタイミング遅延名のフォーマットは、次のとおりです。

1. タイミング アーク タイプ : 伝搬 (Prop) 遅延、セットアップ (Setup)、ホールド (Hold)、最小周期 (Minper)
2. セル名: LUT、Carry、fdre、ramb36e1 など
3. ソース ピン : A1、O1、D など
4. デスティネーション ピン : O、C など

AR# 45187
日付 08/07/2013
ステータス アクティブ
種類 既知の問題
ツール
  • Vivado Design Suite - 2012.1
  • Vivado Design Suite - 2012.2
  • Vivado Design Suite - 2012.3
  • More
  • Vivado Design Suite - 2012.4
  • Vivado Design Suite - 2013.1
  • Vivado Design Suite - 2013.2
  • Less
このページをブックマークに追加