UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45212

13.3 - ISim : アサートの致命エラー

説明

assert コマンドおよび 'delayed 属性が同じプロセス内で使用されると、ISim が停止します。


このエラーは、テストベンチで次のように表示されます。

FATAL_ERROR:Simulator:CompilerAssert.h:40:1.67 - Internal Compiler Error in file ../src/VhdlExpr.cpp at line 10551

ソリューション

 

コード例:

 CHECK_TIMING: process
    begin
      wait until falling_edge(test_signal);
      assert test_signal'delayed'stable(100 ns)  -- Check pulse width
      report "Pulse width of test_signal was < 100 ns, pulse width was: " & time'image(test_signal'delayed'last_event)
      severity WARNING;
    end process;

 

上記のコードから  'delayed 属性を含む行を削除すると、エラーは発生しません。

このコードは、assert コマンドを含む行をコメント アウトしても動作します。

これは回避策として使用できますが、この文章は常に表示されます。

 

これは VhdlExpr.cpp ライブラリからのコンパイル エラーのようです。

AR# 45212
日付 10/23/2014
ステータス アクティブ
種類 一般
このページをブックマークに追加