UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45281

13.3 EDK、AXI_V6_DDRx - EDK 13.3 でのみメモリ スループットが低い

説明

AXI_V6_DDRx コントローラーを使用すると、EDK 13.2 と比較すると 13.3 ではメモリ スループットが低くなっています。この問題の解決方法を教えてください。

ソリューション

C_RD_WR_ARB_ALGORITHM パラメーターのエラーが原因でスループットが低くなっている可能性があります。このパタメーターは、AXI インターフェイスの読み出しチャネルと書き込みチャネルの仲介を決定します。

13.2 およびそれ以前のバージョンで使用されていた仲介方法に戻すには、MHS ファイルで各コントローラーのインスタンスに次の行を追加します。

PARAMETER C_RD_WR_ARB_ALGORITHM = RD_PRI_REG

この問題は EDK 13.4 で修正されています。
AR# 45281
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Virtex-6Q
  • Virtex-6QL
  • Less
ツール
  • EDK - 13.3
このページをブックマークに追加