UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45516

System Generator for DSP - System Generator GUI で Divider Generator (AXI) v4.0 のレイテンシが不正にレポートされる問題の回避策

説明

System Generator モデルの Divider Generator ブロックで、特定のコアの設定のレイテンシが 21 とレポートされます。しかし、すべてのシミュレーション (Simulink および ISim) および CORE Generator では、同じ設定のときにレイテンシが 30 サイクル分が必要であることが示されます。回避策を教えてください。

ソリューション


これは、DivGen 4.0 ブロックの [Latency] フィールドの問題です。シミュレーションを実行して正しいレイテンシ値を確認してください。

System Generator for DSP のバージョン別のリリース ノートは、(ザイリンクス アンサー 29595) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
29595 ザイリンクス DSP ツール、System Generator for DSP、および AccelDSP 合成ツール - リリース ノートおよび既知の問題 N/A N/A
AR# 45516
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
ツール
  • System Generator for DSP - 13.3
  • System Generator for DSP - 13.4
このページをブックマークに追加