UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 45721

MIG 7 シリーズ (すべてのデザイン) - システム/基準クロック ピンが Zynq デバイスの 2 つのバンクで選択できない

説明

Zynq デバイスの中にはバンクが 2 つしかないものがあります。両方のバンクがメモリ ピンに選択されていると、システム制御または基準クロックのピンを割り当てるバンクがありません。このため、システム制御および基準クロックのピンが表示されていません。ピンを割り当てずにデザインがインプリメントされると、システム制御または基準クロック用のピンがないため、マップ中にデザインにエラーが発生します。

ソリューション


使用可能なピンがないため、システム制御および基準クロック ピン用の空のバンクがある小型デザインをターゲットにするか、または、メモリ インターフェイスに使用されている I/O 規格と互換性のある電圧規格をシステム制御および基準クロックに使用する必要があります。

7 シリーズ I/O 規格の互換性については、『7 シリーズ SelectIO リソース ユーザー ガイド』 (UG471) を参照してください。
http://japan.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf

注記 : 推奨動作条件が満たされていて DIFF_TERM =FALSE の場合、LVDS に特定 Vcco 値は不要です。内部終端 (DIFF_TERM=TRUE など) は 1.8V HP または2.5V HR バンクでのみサポートされています。
AR# 45721
日付 10/11/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Zynq-7000
IP
  • MIG 7 Series
このページをブックマークに追加