このアンサーには、System Generator for DSP 13.4 のインストール手順、リリース ノート既知の問題が記載されています。ISE Design Suite 13.4 が正しくインストールされると、デザイン ツールのバージョンが 13.4 に変更されます。これは、xlVersion を実行するか MATLAB プロンプトで「ver」と入力すると確認できます。
System Generator for DSP 13.4 のリリース ノートおよび既知の問題
13.4 の新機能の説明およびリリース ノートは、『ISE Design Suite 13 : リリース ノート ガイド』 (UG631) を参照してください。
以前のバージョンの System Generator for DSP からの機能や操作方法の変更点は、『System Generator for DSP ユーザー ガイドを参照してください。『System Generator for DSP ユーザー ガイド』は、次のリンクから参照できます。
http://japan.xilinx.com/support/documentation/sw_manuals/xilinx13_4/sysgen_user.pdf
ほかのバージョンの System Generator for DSP のリリース ノートは、(ザイリンクス アンサー 29595) を参照してください。
どのバージョンのザイリンクス DSP、System Generator for DSP、AccelDSP 合成ツールと、どのバージョンの ISE および MATLAB が互換性がありますか。(ザイリンクス アンサー 17966) を参照してください。
パッチ アップデート : FIR Compiler v6.3 を含むデザイン用のパッチ アップデートは (ザイリンクス アンサー 45938) を参照してください。
よく寄せられる質問 (FAQ)
インストールおよび設定
(ザイリンクス アンサー 17966) - DSP ツール、System Generator for DS、 AccelDSP - System Generator for DSP および AccelDSP 合成ツールの各バージョンと互換性がある ISE ツールおよび MATLAB のバージョン。AccelDSP は 11.4 以降のバージョンではサポートされていないので注意してください。
(ザイリンクス アンサー 32257) - DSP ツールが MATLAB で使用できるようインストールおよび設定されていることを確認する方法
(ザイリンクス アンサー 24842) - MATLAB インストール 1 つに対して複数バージョンの System Generator を切り替える方法
(ザイリンクス アンサー 37984) - MDL デザイン ファイルが破損している場合に System Generator のキャッシュを消去する方法
(ザイリンクス アンサー 44617) - ネットリストを作成すると「An internal error occurred in the Xilinx Blockset Library」というエラー メッセージが表示される
MATLAB と Simulink の関係
(ザイリンクス アンサー 31933) - System Generator ブロックで駆動すると、「Continuous sample times are not allowed」というエラー メッセージが表示される
(ザイリンクス アンサー 21750) - デザインを生成しようとすると、「xlSimulationRequired」または「Reference to a cleared variable sysgen_return_status」というエラー メッセージが表示される
(ザイリンクス アンサー 23000) - デザインをシミュレーションすると入力データが不安定 (NAN) になる
(ザイリンクス アンサー 24616) - FDATool の量子化パラメーターにアクセスできない理由
(ザイリンクス アンサー 25255) - [
「Use of this data type requires a fixed-point license, but license checkout failed」という Simulink のメッセージが表示される
(ザイリンクス アンサー 23328) - Simulink シミュレーション ソルバーの推奨オプション : 固定ステップ ソルバーを使用すると動作が不正になる
(ザイリンクス アンサー 32810) - Down Sample ブロックでフレームの最初の値を使用するよう選択し、レイテンシを 0 にした場合、データのサンプリング レートが下がらない理由
(ザイリンクス アンサー 32856) - Simulink シミュレーション オプション [Accelerator] を使用すると、内部エラーが発生したり MATLAB がクラッシュしたりする
サードパーティ合成ツール
(ザイリンクス アンサー 24273) - Synplify を合成ツールとして使用している場合に、NGC、Bitstream、Timing Analysis、Hardware in the Loop を生成できない
(ザイリンクス アンサー 31112) - System Generator から Synplify Pro を使用して合成を実行しようとすると「Failed to execute command "project set {Synthesis Tool} {Synplify Pro (VHDL/Verilog)}"」というエラー メッセージが表示される
(ザイリンクス アンサー 29170) - Synplify を使用して合成した場合、System Generator for DSP で生成された HDL のシミュレーションの最初にシミュレーションの不一致が発生する理由
一般
(ザイリンクス アンサー 24257) - デザインで「xlpersistentdff」というインスタンシエートされたレジスタが表示される
(ザイリンクス アンサー 19599) - JTAG による Hardware in the Loop 協調シミュレーションを実行しようとすると、ザイリンクス以外のデバイスで iMPACT エラーが発生する
(ザイリンクス アンサー 29430) - System Generator モデル生成時に発生する例外エラーの原因
(ザイリンクス アンサー 35474) - 複数のクロック ドメインがある System Generator デザイン (VHDL) のシミュレーション方法
(ザイリンクス アンサー 37984) - MDL デザイン ファイルが破損している場合に System Generator のキャッシュを消去する方法
(ザイリンクス アンサー 44617) - ネットリストを作成すると「An internal error occurred in the Xilinx Blockset Library」というエラー メッセージが表示される
既知の問題
(ザイリンクス アンサー 58996) - System Generator for DSP 13.4 から 14.7 - Simulink で First Word Fall Through (FWFT) FIFO をシミュレーションすると %full フラグが常に 0 のままになる
(ザイリンクス アンサー 45938) - FIR Compiler v6.3 を含むデザインのパッチ アップデート
(ザイリンクス アンサー 46069) - FIR Compiler v6.3 で例外メッセージが発生する
(ザイリンクス アンサー 43515) - System Generator for DSP v13.x - イーサネット インターフェイスを介して ML605 ボードをコンフィギュレーションできるか
(ザイリンクス アンサー 43570) - System Generator for DSP - AddSub、Mult、CMult などの基本ブロックからのユーザー定義の出力を使用するとパフォーマンスが低下する
(ザイリンクス アンサー 44146) - 13.2 System Generator for DSP - Simulink シミュレーションで Viterbi v7.0 の出力が表示されないこれはなぜですか。
(ザイリンクス アンサー 44259) - 64 ビットの Windows 7 でハードウェア協調シミュレーションを実行すると、MATLAB がクラッシュする
(ザイリンクス アンサー 44875) - CIC Compiler v2.0 ブロックで切り捨てを使用すると、タイミング パフォーマンスが悪くなる
(ザイリンクス アンサー 44874) - 変換ブロックで浮動小数点の量子化およびオーバーフローが処理されない
(ザイリンクス アンサー 45838) - Mcode 出力の初期化
(ザイリンクス アンサー 45839) - Mcode ブロックのエリアを最小化するか速度を最速にするための最適化オプションの有無
(ザイリンクス アンサー 44151) - トライステート ポートを持つデザインを System Generator (ブラック ボックス) を介して最終的に EDK に組み込むフロー
(ザイリンクス アンサー 43717) - 「HDLCompiler:1156」というブロック RAM のコンパイル エラーが発生する
(ザイリンクス アンサー 45516) - System Generator GUI で Divider Generator (AXI) v4.0 のレイテンシが不正にレポートされる問題の回避策
(ザイリンクス アンサー 45088) - ヒルベルト変換器 (FDATool) としてコンフィギュレーションされた FIR v6.2 の SysGen シミュレーションで、ISE Simulator にエラーが発生する
(ザイリンクス アンサー 41563) - 「ERROR: A license checkout has failed for System Generator for DSP」というエラー メッセージが表示される
(ザイリンクス アンサー 36329) - ウムラウトなどの特殊文字がユーザー名に含まれているど System Generator でエラーが発生する
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 29595 | ザイリンクス DSP ツール、System Generator for DSP、および AccelDSP 合成ツール - リリース ノートおよび既知の問題 | N/A | N/A |
| 17966 | DSP ツール、System Generator for DS、 AccelDSP - System Generator for DSP および AccelDSP 合成ツールの各バージョンと互換性がある ISE ツールおよび MATLAB のバージョン | N/A | N/A |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 58996 | System Generator for DSP 13.4 to 14.7 - Simulink で First Word Fall Through (FWFT) FIFO をシミュレーションすると %full フラグが常に 0 のままになる | N/A | N/A |
| AR# 45811 | |
|---|---|
| 日付 | 01/15/2014 |
| ステータス | アクティブ |
| 種類 | 既知の問題 |
| ツール | |