説明

MIG 7 Series DDR3/DDR3 デザインでは、ターゲット データ レートを達成するため特定のトレース一致ガイドラインに従う必要があります。これらのトレース一致ガイドラインは、『7 シリーズ FPGA メモリ インターフェイス ソリューション ユーザー ガイド』の「Design Guidelines」セクションに記載されています。

注記 : このアンサーは、ザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターには、MIG に関する質問を解決するのに役立つ情報が記載されています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション

ユーザー ガイドでは、次のものの間のトレース一致要件が指定されています。

• DQ と関連する DQS/DQS#
• アドレスおよび制御信号と対応する CK/CK#
• CK/CK# と DQS/DQS#

ユーザー ガイドでは、最高の動作に対するトレース一致要件だけではなく、低速のインターフェイスでガイドラインをどれだけ緩和できるかが示されています。具体的なトレース一致の数値は、ユーザー ガイドを参照してください。

一般的には、トレース長を 3 インチ未満にする必要があります。

追加情報
(ザイリンクス アンサー 51296) デザイン アドバイザリ - ISE 14.2 および Vivado 2012.2 Design Suite リリースでの 7 シリーズ パッケージのフライト タイムの変更について
(ザイリンクス アンサー 42024) MIG 7 Series DDR3 - FPGA と DDR3 SDRAM 間の推奨トレース インピーダンス
(ザイリンクス アンサー 58873) MIG 7 Series DDR3 - MIG 7 Series DDR3 要件に対する自動化されたトレース一致チェッカー

改訂履歴
08/24/2012 - 初期リリース
01/14/2014 - アンサー 58873 を追加

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード