UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46487

MIG 7 Series v1.4 DDR3 - 400MHz 未満の周波数で 2:1 モードがディスエーブルになっている

説明

MIG 7 Series v1.4 では、次の周波数範囲 (デバイスのスピード グレード別) の場合にのみ [PHY to Controller Clock Ration] オプションを [2:1] に設定可能です。

-1 : 400 MHz
-2 : 400 ~ 533 MHz
-3 : 400 ~ 533 MHz

これは間違いです。

400MHz 未満の周波数でも、2:1 モードを設定できるようにするべきです。

ソリューション

この問題は、ISE 14.1 で修正される予定です。また、上記の周波数制限に従っていれば、最上位パラメーター nCK_PER_CLK を手動で設定するとこの問題を回避できます。

回避策 :

デザインを 4:1 モードで生成します。 

最上位 example_top.v または <user_design>.v を開き、次のパラメーターを変更します。

CK_PER_CLK = 2

これにより、メモリ コントローラー クロックと DRAM クロックの比が 4 から 2 に変更されます。

AR# 46487
作成日 02/27/2012
最終更新日 08/14/2014
ステータス アクティブ
タイプ 一般
デバイス
  • Virtex-7
IP
  • MIG 7 Series